EDA與制造相關文章 基于Simulink的數控振蕩器性能仿真研究 本文在Simulink軟件平臺仿真LUTs技術實現NCOs時，累加器步長、累加器控制字等參數對NCOs性能的影響。重點討論NCOs的頻譜純度問題，即如何抑制雜波分量，影響頻譜純度的因素以及如何提高無雜散動態范圍(SpuriousFree Dynamic Range，SFDR)。 發表于：1/9/2011 基于Matlab GUI的模擬帶通濾波器的設計 本文在Matlab GUI基礎上設計了針對Chebyshev型模擬帶通濾波器的設計分析軟件。用戶在使用時只需輸入要設計的濾波器設計指標值，選擇要設計的濾波器類型，即可在分析濾波器特性時只需選擇相應菜單就能得出對應的特性。 發表于：1/9/2011 基于MATLAB的車牌識別系統的研究 從MATLAB編程運行結果看，這里采用的圖像識別算法對車牌的定位非常有效，該算法可有效檢測車牌圖像的上下左右邊框、旋轉角度，準確分割及識別車牌字符。 發表于：1/9/2011 電磁干擾濾波器的構造原理與應用 隨著電子設備、計算機和家用電器的大量涌現與廣泛普及，電網干擾正日益嚴重并形成一種公害，因為這個干擾可導致電子設備無法正常工作。特別是瞬態電磁干擾，其電壓幅度高、上升速率快、持續時間短、隨機性強、容易對 發表于：1/7/2011 一些軟件的抗干擾技術 1、軟件看門狗的設計方案單片機或微機系統受到強干擾后可造成程序失控，使CPU進入死循環，或者使程序跑飛。利用“看門狗”技術能不斷地監視程序運行的時間，一旦超過限定時間，就確認系統已經“死機& 發表于：1/7/2011 面向對稱體系結構的FPGA仿真模型研究 本文提出了面向對稱多核體系結構的FPGA仿真模型，以及基于該模型的多核／眾核、SIMD體系結構的執行模式。相對于軟硬件聯合仿真方法，該仿真模型減少了軟硬件協同邏輯并避免了設計復雜的軟件劃分算法。實驗結果表明，面向對稱多核體系結構的FPGA仿真模型能有效地減少仿真系統FPGA資源的需求，增大FPGA的仿真規模，并且其帶來的仿真時間增量是可接受的。但該仿真模型主要是面向對稱體系結構，而不適用于異構多核系統等非對稱結構。 發表于：1/7/2011 從高頻率到低頻率IBIS無處不在 IBIS使得SPICE仿真選項顯得不那么重要，因為仿真時間大大縮短，并且擁有同樣的準確度。我所說的IBIS仿真時間更短，是相對于一個大型PCB系統需要數天或數周時間來完成一次晶體管級SPICE仿真而言的，其執行一次IBIS仿真只需數分鐘或幾小時的時間。通過一次IBIS仿真，您可以生成許多傳輸線響應和眼圖。 發表于：1/7/2011 基于16位8通道DAS AD7606的可擴展多通道同步采樣數據采集系統(DAS)的布局考慮 此電路筆記詳細介紹針對采用多個AD7606器件應用而推薦的印刷電路板(PCB)布局。該布局在通道間匹配和器件間匹配方面進行了優化，有助于簡化高通道數系統的校準程序。 發表于：1/7/2011 用振蕩器采樣隨機數發生器保證網絡SoC設計加密算法的安全性 在保障互聯網安全的各種加密算法中，隨機數產生至關重要。產生隨機數的方法有多種，其中振蕩器采樣法最適于構建SoC設計所需的隨機數發生器。本文介紹振蕩器采樣法的工作原理，并概述在具體使用這種振蕩器時應注意的事項。 發表于：1/7/2011 相位噪聲和抖動的概念及其估算方法 時鐘頻率的不斷提高使相位噪聲和抖動在系統時序上占據日益重要的位置。本文介其概念及其對系統性能的影響，并在電路板級、芯片級和單元模塊級分別提供了減小相位噪聲和抖動的有效方法。隨著通信系統中的時鐘速度邁入 發表于：1/7/2011 電磁兼容性的設計與測量 1、主要技術參數電磁兼容性的設計是一項復雜的系統工程。首先要學習并掌握有關標準及規范，然后參照實際電磁環境來提出具體的要求，進而制定技術和工藝的實施方案。在設計電子儀器、設備時。應重點考慮電路設計、隔離 發表于：1/7/2011 DSP的電磁兼容性問題探討 1引言自從20世紀80年代初期第一片數字信號處理器芯片（DSP）問世以來，DSP就以數字器件特有的穩定性、可重復性、可大規模集成、特別是可編程性和易于實現自適應處理等特點，給數字信號處理的發展帶來了巨大 發表于：1/7/2011 一種全新的深亞微米IC設計方法 眾所周知，傳統的IC設計流程通常以文本形式的說明開始，說明定義了芯片的功能和目標性能。大部分芯片被劃分成便于操作的模塊以使它們可以分配給多個設計者，并且被EDA工具以塊的形式進行分析。邏輯設計者用Verilog或VHDL語言寫每一塊的RTL描述，并且仿真它們，直到這個RTL描述是正確的。 發表于：1/6/2011 OLE_LINK31OLE_LINK30吉林大學汽車工程學院為全院師生提供 MathWorks 軟件 OLE_LINK10OLE_LINK6OLE_LINK7OLE_LINK11OLE_LINK8OLE_LINK9許可協議讓學生可以學習和了解世界領先汽車公司所使用的產品、技術和實用方法 發表于：1/5/2011 應對FPGA/SDI子系統中的高速板布局挑戰 SDI板布局的難點在于設計一種方案，可以最大限度減少75Ω端口上很多外部元件引起的阻抗失配。使用75Ω微帶線以及與無源元件的接合焊盤尺寸相當的跡線寬度可以實現使阻抗失配降到最低的目標。使用第二接地基準就可以為連接到高針腳數FPGA的100Ω差分跡線靈活選擇較細跡線寬度。務必使用75Ω受控阻抗設計良好的BNC布局。建議在信號路徑上查找因布局結構變化引起的阻抗變化，并設計一種方式可以抵消過多電感或電容以保持目標特征阻抗值。通過遵循幾個簡單的布局指導原則，可以設計符合SDI高信號保真要求的板，并實現高密度連接至FPGA。 發表于：1/5/2011 ?…409410411412413414415416417418…?
