EDA與制造相關文章 邏輯組高宏數(shù)、難時序設計平面布局方法 我們一起學習適用于高宏數(shù)、難時序設計的快速平面布局方法。微捷碼Talus可基于邏輯組產(chǎn)生所有宏和標準單元的快速布局。我們可通過利用這種布局信息來突出并劃分適合的“宏組”，對于高宏數(shù)設計來說，這種方 發(fā)表于：2/18/2011 板級電路多信號模型自測試技術 提出了一種板級電路內(nèi)建自測試建模技術，針對原有電子系統(tǒng)增加內(nèi)建自測試的可測性技術，并采用多信號流作為評估方法，通過實際系統(tǒng)驗證了所提出方法的可行性和實際價值。 發(fā)表于：2/18/2011 采用SEPIC轉(zhuǎn)換器構建偏壓電源 您想過使用一個單端初級電感轉(zhuǎn)換器(SEPIC)拓撲結(jié)構來構建偏壓電源嗎?如果您不需要隔離，那么這種想法還... 發(fā)表于：2/17/2011 力晶科技采用SpringSoft LAKER系統(tǒng)作為內(nèi)存芯片設計的標準平臺 專業(yè)IC設計軟件全球供貨商SpringSoft今天宣布， 力晶科技(Powerchip Technology Corporation)采用Laker?定制版圖自動化系統(tǒng)作為內(nèi)存芯片設計的標準平臺。力晶科技提供大量DRAM產(chǎn)品，例如DDRIII/DDRII DRAMs，并開始大量生產(chǎn)NAND快閃芯片。運用Laker系統(tǒng)方便易用的工具與自動化設計流程，提高其設計團隊20%的生產(chǎn)力。 發(fā)表于：2/16/2011 MATLAB/Simulink 助力下一代信號處理系統(tǒng)設計 作為世界領先的科學計算和基于模型設計軟件的開發(fā)者和提供商，MathWorks公司致力于擴展科學與工程的應用范圍并提高效率。其經(jīng)典產(chǎn)品家族 MATLAB和Simulink廣泛應用于各個領域，尤其是在通信信號處理方面，MATLAB和Simulink軟件為系統(tǒng)架構師、算法設計工程師和嵌入式軟硬件工程師提供了一套全面的工具，幫助他們應對系統(tǒng)設計周期不斷縮短、復雜性不斷增加所帶來的挑戰(zhàn)。 發(fā)表于：2/16/2011 FIR濾波器的FPGA實現(xiàn)方法 為了給實際應用中選擇合適FIR濾波器的FPGA實現(xiàn)結(jié)構提供參考，首先從FIR數(shù)字濾波器的基本原理出發(fā)，分析了FIR濾波器的結(jié)構特點，然后分別介紹了基于FPGA的FIR濾波器的串行、并行、轉(zhuǎn)置型、FFT型和分布式結(jié)構型的實現(xiàn)方法，對于各種實現(xiàn)的結(jié)構做了分析、比較以及優(yōu)化處理，特別是對基于FFT的FIR濾波器與傳統(tǒng)卷積結(jié)構進行了精確的數(shù)值計算比較，最后得出滿足于低階或高階的各種FIR濾波器實現(xiàn)結(jié)構的適用范圍及其優(yōu)缺點，并針對實際工程應用提出了下一步需解決的問題。 發(fā)表于：2/16/2011 A/D轉(zhuǎn)換中的數(shù)字濾波抗干擾技術 1引言儀器儀表設備在現(xiàn)場測試過程中，由于生產(chǎn)變量的測試數(shù)據(jù)對生產(chǎn)過程具有重要的意義，因此對各種物理量測試數(shù)據(jù)精度要求是比較高的。在前向測試通道上采用的抗干擾措施中，濾波方法是抑制干擾的一種有效途 發(fā)表于：2/16/2011 μC／GUI在Nios II嵌入式平臺上的移植研究 摘要：為了使便攜式心電監(jiān)護儀具有友好的人機交互和方便的顯示，移植了一個GUI界面系統(tǒng)。以DE2-70配套開發(fā)板為驗證平臺，TFTLCDIP核是在QuartusⅡ9．0軟件平臺下，使用Verilog在FPGA上用硬件邏輯電路進行設計。該 發(fā)表于：2/16/2011 基于FPGA和NiosII的逆變焊接電源控制器 摘要：設計了基于FPGA和NioslI軟核的全數(shù)字逆變焊接電源控制器，采用變參數(shù)PID和改進的I-I型雙閉環(huán)電流-弧長控制策略，并應用于數(shù)字化MIG焊接電源系統(tǒng)中。介紹了該電源控制器各模塊的功能及設計方案，分析了MIG焊接電 發(fā)表于：2/16/2011 SMSC的芯片間連接(ICC)技術已授權給領先半導體公司 專精于建立增值連接性方案生態(tài)系統(tǒng)的領先半導體廠商SMSC公司今天宣布，高通(Qualcomm)已獲得SMSC的專利芯片間連接(Inter-Chip Connectivity?，ICC)技術授權。 發(fā)表于：2/16/2011 基于FPGA的24×24位低功耗乘法器的設計 通過對現(xiàn)有編碼算法的改進，提出一種新的編碼算法，它降低功耗的方法是通過減少部分積的數(shù)量來實現(xiàn)的。因為乘法器的運算主要是部分積的相加，因此，減少部分積的數(shù)量可以降低乘法器中加法器的數(shù)量，從而實現(xiàn)功耗的減低。在部分積的累加過程中．又對用到的傳統(tǒng)全加器和半加器進行了必要的改進，避免了CMOS輸入信號不必要的翻轉(zhuǎn)，從而降低了乘法器的動態(tài)功耗。通過在Altera公司的FPGA芯片EP2CTOF896C中進行功耗測試，給出了測試結(jié)果，并與現(xiàn)有的兩種編碼算法進行了比較。功耗分別降低3．5％和8．4％。 發(fā)表于：2/14/2011 全差分BiCMOS采樣 保持電路仿真設計 為了解決傳統(tǒng)S／H電路失真大和靜態(tài)工作點不穩(wěn)定的問題，采用0.25μmBiCMOS工藝，設計了一款高速率、高精度的10位全差分BiCMOSS／H電路。文中改進型自舉開關電路和雙通道開關電容共模反饋電路(CMFB)設計具有創(chuàng)新性。 發(fā)表于：2/13/2011 PowerPCB使用常見問題解決方案 1.用Addviafunction增加via,若移動via有時會自動刪除Ans:此為software問題無法有效解決2.多種via可否選擇那一種via優(yōu)先Ans:由pad拉出走線后按下mouse右鍵選擇viatype,將會出現(xiàn)下列圖示,選擇 發(fā)表于：2/13/2011 探討新型微電子封裝技術 1前言本文試圖綜述自二十世紀九十年代以來迅速發(fā)展的新型微電子封裝技術，包括焊球陣列封裝(BGA)、芯片尺寸封裝(CSP)、圓片級封裝(WLP)、三維封裝(3D)和系統(tǒng)封裝(SIP)等項技術。介紹它們的發(fā)展狀況和技術特點 發(fā)表于：2/13/2011 基于FPGA的諧波電壓源離散域建模與仿真 分析了諧波電壓源的主電路模型，探討了基于濾波電容電流和負載電壓瞬時值的雙閉環(huán)PI控制策略，利用VHS-ADC 數(shù)字信號處理系統(tǒng)采樣率高、實時性強、建模靈活等特點，構建離散域?qū)崟r仿真控制模型。仿真結(jié)果表明，該設計方法和離散化模型是正確的，說明了基于FPGA 進行諧波電壓源研究的可行性。 發(fā)表于：2/1/2011 ?…405406407408409410411412413414…?
