作為世界領(lǐng)先的科學(xué)計(jì)算和基于模型設(shè)計(jì)軟件的開發(fā)者和提供商，MathWorks公司致力于擴(kuò)展科學(xué)與工程的應(yīng)用范圍并提高效率。其經(jīng)典產(chǎn)品家族MATLAB和Simulink廣泛應(yīng)用于各個(gè)領(lǐng)域，尤其是在通信信號(hào)處理方面，MATLAB和Simulink軟件為系統(tǒng)架構(gòu)師、算法設(shè)計(jì)工程師和嵌入式軟硬件工程師提供了一套全面的工具，幫助他們應(yīng)對(duì)系統(tǒng)設(shè)計(jì)周期不斷縮短、復(fù)雜性不斷增加所帶來的挑戰(zhàn)。
    當(dāng)前，多域信號(hào)處理系統(tǒng)設(shè)計(jì)要求設(shè)計(jì)者能夠應(yīng)對(duì)算法密集型無線應(yīng)用和多媒體應(yīng)用，而且掌握不同領(lǐng)域?qū)I(yè)技術(shù)的工程師能夠跨領(lǐng)域協(xié)同合作。針對(duì)這些難點(diǎn)，MathWorks為進(jìn)一步提升信號(hào)處理系統(tǒng)設(shè)計(jì)者的工作效率，在MATLAB和Simulink平臺(tái)推出三個(gè)方面的最新創(chuàng)新。
    對(duì)于系統(tǒng)級(jí)算法設(shè)計(jì)，為系統(tǒng)級(jí)RF建模引入了SimRF，為流數(shù)據(jù)處理提供了全新的MATLAB算法。
    對(duì)于FPGA設(shè)計(jì)，Simulink HDL Coder為更快速的設(shè)計(jì)迭代引入了工作流自動(dòng)化，并采用一系列的技術(shù)來優(yōu)化自動(dòng)生成的HDL代碼。
    對(duì)于嵌入式系統(tǒng)，為在MATLAB、Simulink中自動(dòng)生成的C代碼提供了面向嵌入式Linux操作系統(tǒng)的接口、Eclipse IDE、ARM處理器和SystemC TLM 2.0的虛擬組件。
    MathWorks高級(jí)策略師Ken Kar-
nofsky說：“無線、傳感處理和流媒體是當(dāng)今嵌入式系統(tǒng)不可或缺的部分，工程師需要能夠進(jìn)行數(shù)字、模擬和軟件組件協(xié)同仿真的工具。MATLAB和Simulink面向信號(hào)處理系統(tǒng)的新功能使設(shè)計(jì)流程中的關(guān)鍵任務(wù)一體化和自動(dòng)化成為可能。這是加速IP開發(fā)、系統(tǒng)設(shè)計(jì)和驗(yàn)證以及工程團(tuán)隊(duì)之間的協(xié)作的一大進(jìn)步。”
系統(tǒng)和算法設(shè)計(jì)
    MATLAB/Simulink新增的系統(tǒng)設(shè)計(jì)工具有RF建模(SimRF)和支持流算法設(shè)計(jì)的新功能(System對(duì)象)。
    SimRF為Simulink環(huán)境帶來了電路包絡(luò)和諧波平衡仿真技術(shù)，并為射頻系統(tǒng)架構(gòu)建模提供了大量的組件庫。從而使得通信系統(tǒng)架構(gòu)師可以在開發(fā)的早期階段執(zhí)行全面仿真，使用數(shù)字基帶、模擬基帶和射頻子系統(tǒng)進(jìn)行設(shè)計(jì)、優(yōu)化和驗(yàn)證無線系統(tǒng)。SimRF包含RF Blockset的全部功能。憑借常規(guī)的射頻子系統(tǒng)建模、高級(jí)電路包絡(luò)和諧波平衡分析方法，新的 SimRF 產(chǎn)品使系統(tǒng)架構(gòu)師可以使用 Simulink來設(shè)計(jì)和驗(yàn)證完整的無線通信系統(tǒng)。
    此外，Signal Processing Blockset、Communications Blockset和Video and Image Processing Blockset添加了超過250種新的用于處理流數(shù)據(jù)MATLAB算法，可有效處理MATLAB中的音頻、視頻和其他流數(shù)據(jù)。生成的MATLAB程序還可以直接用于 Simulink模型，進(jìn)行系統(tǒng)設(shè)計(jì)、仿真和分析。這些算法以System Objects形式存在，即一種新的便于操作和支持復(fù)用的MATLAB對(duì)象。
    使用System對(duì)象后，不僅擺脫了MATLAB中大數(shù)據(jù)處理內(nèi)存占用大、文件大小受限等問題，而且從真正意義上實(shí)現(xiàn)了實(shí)時(shí)流數(shù)據(jù)處理。
FPGA設(shè)計(jì)流程
    新增功能中對(duì)原有Simulink HDL Coder進(jìn)行了一些重要更新，為自動(dòng) HDL代碼生成添加了關(guān)鍵路徑分析和面積-速度優(yōu)化功能，以及輔助實(shí)現(xiàn)FPGA全新的Workflow Advisor。
    Simulink HDL Coder能夠從Simu-
link模型自動(dòng)生成可綜合的VHDL和Verilog代碼。通過在模型中突出顯示關(guān)鍵路徑和估算硬件資源利用率，Simulink HDL Coder 2.0可以支持快速的設(shè)計(jì)迭代。此外還支持序列化、資源共享和流水線操作等結(jié)構(gòu)優(yōu)化。FPGA Workflow Advisor可以輔助引導(dǎo)用戶針對(duì)Xilinx和Altera的FPGA和集成開發(fā)環(huán)境進(jìn)行自動(dòng)的項(xiàng)目生成和優(yōu)化。
嵌入式C代碼生成
    MathWorks C代碼生成工具借助GNU編譯器工具鏈支持Eclipse集成開發(fā)環(huán)境(IDE)、嵌入式Linux和ARM Cortex-A8處理器下自動(dòng)化目標(biāo)定位、實(shí)時(shí)性能分析和C代碼驗(yàn)證，利用從MATLAB和Simulink模型自動(dòng)生成的C代碼。工程師可以在Eclipse中實(shí)現(xiàn)項(xiàng)目創(chuàng)建的自動(dòng)化，以及在Linux上部署實(shí)時(shí)嵌入式系統(tǒng)，從而有效縮短驗(yàn)證時(shí)間，提高設(shè)計(jì)的可靠性和系統(tǒng)魯棒性。EDA Simulator Link則為生成SystemC TLM-2.0組件提供支持，以供在虛擬平臺(tái)環(huán)境中進(jìn)行驗(yàn)證。
    此次MathWorks在MATLAB和Simulink平臺(tái)所作的創(chuàng)新必將進(jìn)一步提升信號(hào)處理系統(tǒng)設(shè)計(jì)者的工作效率，助其應(yīng)對(duì)下一代信號(hào)處理系統(tǒng)的設(shè)計(jì)挑戰(zhàn)。