EDA與制造相關文章 一種新型SCR移相觸發控制芯片 針對現有的三相移相觸發芯片無法在較大噪聲情況下工作，以及無法適應現有電網頻率漂移的問題，提出了一種新型的SCR移相觸發電路，具有改進的全數字去噪功能和適應電網頻率漂移功能的設計方案。通過仿真和實際測試，該觸發器能夠躲開相對輸入信號20%的噪聲干擾，并且能在電網頻率47 Hz～63 Hz的環境下工作，具有重要的工程應用價值。 發表于：2/24/2011 利用CPLD實現數字濾波及抗干擾 1濾波和抗干擾概述單片機應用系統的輸入信號常含有種種噪聲和干擾，它們來自被測信號源、傳感器、外界干擾源等。為了提高測量和控制精度，必須消除信號中的噪聲和干擾。噪聲有兩大類：一類為周期性的；另一類為不規則的。前者的典型代表為50Hz的工頻干擾，一般采用硬件濾波，使用積分時間等于20ms的整數倍的雙積分A/D轉換器，可有效地消除其對信號的影響。后者為隨機信號，它不是周期信號，可用數字濾波方法予以消弱或濾除。所謂數字濾波，就是通過一定的計算或判斷程序來減少干擾信號在有用信號中的比重，故實際上它是一種軟件濾波。硬件濾波具有效率高的優點，但要增加系統的投資和設備的體積，當干擾的性質改變時我們往往不得不重新搭接電路；軟件濾波是用程序實現的，不需要增加設備，故投資少、可靠性高、穩定性好，并且可以對頻率很低的信號實行濾波，隨著干擾的性質改變只需修改軟件即可，具有靈活、方便、功能強的優點，但要占用系統資源、降低系統的工作效率。一個傳統的實際系統，往往采用軟件和硬件相結合的濾波方法，這種結合是在兩者的優缺點之間尋找一個平衡點。硬件抗干擾主要采用隔離技術、雙絞線傳輸、阻抗匹配等措施抑制干擾。常用的隔離措施有采用A/D、D/A與單片 發表于：2/24/2011 電子設備干擾抑制技術 對電子設備產生干擾的原因及干擾抑制方法進行分析討論，提出了使電子設備正常工作應采取的各種抑制干擾的技術措施。 發表于：2/23/2011 基于FPGA的雷達中／視頻數據采集與回放系統設計 設計了一種基于FPGA的雷達中／視頻數據采集與回放系統。系統以FPGA為數據采集和傳輸控制的芯片，通過USB2．O接口實現與計算機的通信，并運用虛擬技術，采用VisualC++語言設計系統的計算機實時顯示界面。設計中運用硬件描述語言對FPGA進行編程，在完成對輸入信號的采集和記錄的同時，實現了對輸入信號的防抖動、過零檢測、等精度測頻及電壓最值、峰峰值和平均值的測量。該系統被封裝于一個小型的屏蔽盒內，非常便于攜帶，可方便應用于外場雷達的數據采集。 發表于：2/23/2011 雷達電路系統的抗電磁干擾和EMC設計 1引言現代雷達對信號頻譜質量的要求越來越高，并要求雷達能在惡劣的電磁干擾環境中可靠工作，這就對雷達電路系統的抗電磁干擾能力和電磁兼容設計提出了更高的要求。由于雷達信號的寄生輸出，除了在信號變換等過 發表于：2/23/2011 電路設計中的抗干擾措施 單片機測控系統的電路較復雜，產生干擾的原因很多。下面幾種常用的抗干擾措施。1、切斷干擾的傳播途徑1）增加干擾源（如電機、繼電器）與敏感器件（如單片機）的距離，用地線把他們隔離或者在敏感器件加上屏蔽罩。2） 發表于：2/23/2011 FPGA 電路動態老化技術研究 摘要：近年來，隨著FPGA電路在軍工和航天領域的廣泛應用，用戶對FPGA電路的可靠性要求也越來越高。在集成電路的可靠性*估試驗中，動態老化試驗是最重要的試驗之一，FPGA動態老化技術的實現可以提高FPGA電路的可 發表于：2/22/2011 基于逆變器輸出串聯拓撲結構的氦氖激光器高壓電源 設計了一種逆變器輸出串聯拓撲結構的氦氖激光器高壓電源，并對電壓電流雙環控制策略進行了討論。仿真和實驗結果表明，該氦氖激光器高壓電源滿足了激光管點亮和正常工作的要求，并且能夠實現自動穩流，在激光管加速壽命實驗中有著重要的意義。 發表于：2/21/2011 在FPGA設計環境中加時序約束的技巧 為了讓邏輯綜合器和布局布線器能夠根據時序的約束條件找到真正需要優化的路徑，我們還需要對時序報告進行分析，結合邏輯綜合器的時序報告，布線器的時序報告，通過分析，可以看出是否芯片的潛能已經被完全挖掘出來. 發表于：2/19/2011 BGA芯片的布局和布線 BGA是PCB上常用的組件，通常CPU、NORTH BRIDGE、SOUTH BRIDGE、AGP CHIP、CARD BUS CHIP…等，大多是以bga的型式包裝，簡言之，80﹪的高頻信號及特殊信號將會由這類型的package內拉出。因此，如何處理BGA package的走線，對重要信號會有很大的影響。 發表于：2/19/2011 基于NCOIPcore的Chirp函數實現設計 隨著電子系統的越來越復雜，PLD設計的越來越龐大，這就增加了市場對IP核的需求，各大FPGA／CPLD廠商陸續推出了許多IP核。例如：FIR(有限沖擊響應)數字濾波器core；FFT(快速傅里葉變換)core，NCO(數控振蕩器)core等，在設計中如果使用了這些知識產權核可以大大簡化 FPGA／CPLD的設計，加速設計速度，縮短研發周期，并且較之于開發者自己的設計程序，這些IP有更好的運算精度、速度、SFDR參數、SNR參數等，達到良好的效果! 發表于：2/19/2011 基于FPGA的軟件無線電調制器設計與實現 本系統在分析數字調制技術和DDS原理的基礎上，詳述了一種基于FPGA的DSP技術和DDS技術的適合于軟件無線電使用的可控數字調制器的設計過程，并在系統中進行了功能驗證。此調制器以FPGA硬件平臺為核心，可實現ASK，FSK，PSK，QAM等調制方式，靈活性強。 發表于：2/19/2011 堆疊硅片互聯FPGA突破摩爾定律 目前代號TV3的測試芯片已經通過設計驗證和工藝鑒定，首先采用堆疊硅片互聯技術的將是28nmVirtex-72000T，其邏輯容量是目前賽靈思帶串行收發器的最大型40nmFPGA的3.5倍以上，同時也是最大競爭型的帶串行收發器28nmFPGA的2.8倍以上。 發表于：2/18/2011 FPGA的GTP信號PCB布線要點 針對Spartan-6 FPGA的GTP transceiver，疊層可以分為兩組，電源分布層和信號走線層。電源層用來連接GTP的MGTACC，MGTAVCCPLL，MGTAVTTTX和MGTAVTTRX電源引腳。疊層結構可以參考下圖。 發表于：2/18/2011 單片機的EMC測試及EMC故障排除 講述EMC的定義，EMC在單片機應用系統的測試方法，EMC新器件新材料的應用以及故障排除技術。只要從事電子產品的研發、生產或者供應，就必須進行EMC電磁兼容的檢測工作。 發表于：2/18/2011 ?…404405406407408409410411412413…?
