ip核 相關(guān)文章(117篇)
-
基于Wishbone總線的UART IP核的設(shè)計(jì)
發(fā)表于：7/6/2011 12:00:00 AM
-
一種基于PCI IP核的碼流接收卡的設(shè)計(jì)
發(fā)表于：7/6/2011 12:00:00 AM
-
基于Q-Coder算術(shù)編碼器的IP核設(shè)計(jì)
發(fā)表于：7/6/2011 12:00:00 AM
-
基于FPGA的RS232異步串行口IP核設(shè)計(jì)
發(fā)表于：7/6/2011 12:00:00 AM
-
基于SoPC的二維IDCT分布式算法的IP核研究
發(fā)表于：7/5/2011 4:15:00 PM
-
基于FPGA的IP核8051上實(shí)現(xiàn)TCP/IP的設(shè)計(jì)
發(fā)表于：7/3/2011 12:31:51 AM
-
萊迪思和FLEXIBILIS宣布推出支持HSR (IEC 62439-3) 協(xié)議的首個(gè)FPGA以太網(wǎng)交換IP核
發(fā)表于：6/15/2011 5:42:12 PM
-
TensilicaIP核出貨量達(dá)10億，預(yù)計(jì)2012年達(dá)20億
發(fā)表于：6/8/2011 11:18:29 AM
-
基于OCP-IP的SOC總線即插即用的實(shí)現(xiàn)
發(fā)表于：5/25/2011 11:58:59 AM
-
賽靈思為滿足100G系統(tǒng)需求擴(kuò)展其通信產(chǎn)品陣容
發(fā)表于：5/11/2011 5:33:51 PM
-
基于Nios II的過(guò)程控制實(shí)驗(yàn)裝置的研究
發(fā)表于：5/10/2011 12:00:00 AM
-
基于PCI IP核的碼流接收卡的設(shè)計(jì)
發(fā)表于：5/1/2011 12:00:00 AM
-
基于SOC應(yīng)用的運(yùn)算放大器IP核設(shè)計(jì)
發(fā)表于：4/28/2011 12:00:00 AM
-
賽靈思點(diǎn)燃下一波廣播行業(yè)創(chuàng)新潮流， 提供全新 10 Gbps IP視頻和實(shí)時(shí)視頻引擎功能
發(fā)表于：4/27/2011 4:12:42 PM
-
Tensilica成為首家支持DTS廣播和DTS DMP的IP核供應(yīng)商
發(fā)表于：4/26/2011 4:49:56 PM
-
開放核協(xié)議—IP核在SoC設(shè)計(jì)中的接口技術(shù)
發(fā)表于：4/21/2011 12:00:00 AM
-
關(guān)于quartus生成IP核的仿真出錯(cuò)問題的解決
發(fā)表于：4/21/2011 12:00:00 AM
-
智能卡控制器IP核的設(shè)計(jì)與實(shí)現(xiàn)
發(fā)表于：4/16/2011 12:00:00 AM
-
基于IP核的FPGA 設(shè)計(jì)方法
發(fā)表于：4/11/2011 12:00:00 AM
-
萊迪思和HELION TECHNOLOGY發(fā)布了適用于LatticeECP3 FPGA系列的壓縮和加密IP核
發(fā)表于：3/31/2011 4:20:21 PM
-
基于BIST的編譯碼器IP核測(cè)試
發(fā)表于：3/21/2011 12:00:00 AM
-
基于SOPC的視頻編解碼IP核的設(shè)計(jì)
發(fā)表于：3/16/2011 12:00:00 AM
-
基于SoPC的參數(shù)化TFT-LCD控制器IP核設(shè)計(jì)
發(fā)表于：3/12/2011 12:00:00 AM
-
AVR IP核復(fù)用的FSPLC微處理器SOC設(shè)計(jì)
發(fā)表于：3/3/2011 12:00:00 AM
-
基于Q-Coder算術(shù)編碼器的IP核設(shè)計(jì)與研究
發(fā)表于：2/23/2011 10:11:39 PM
-
USB IP核的設(shè)計(jì)和應(yīng)用
發(fā)表于：1/25/2011 12:00:00 AM
-
SOC設(shè)計(jì)方法概述
發(fā)表于：1/19/2011 12:00:00 AM
-
FPGA的低功耗設(shè)計(jì)分析
發(fā)表于：1/11/2011 12:00:00 AM
-
Tensilica HiFi音頻DSP作為首家采用先進(jìn)的SRS StudioSound HD的IP核供應(yīng)商，為HDTV提供服務(wù)
發(fā)表于：12/22/2010 4:39:13 PM
-
DDR3存儲(chǔ)器接口控制器IP核在視頻數(shù)據(jù)處理中的應(yīng)用
發(fā)表于：12/19/2010 12:00:00 AM
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2