dds 相關(guān)文章(127篇)
-
基于FPGA的梳狀譜通信干擾信號(hào)設(shè)計(jì)與研究
發(fā)表于：9/17/2025 3:26:00 PM
-
我國(guó)發(fā)布智能網(wǎng)聯(lián)汽車(chē)用DDS測(cè)試標(biāo)準(zhǔn)
發(fā)表于：1/16/2025 9:47:36 AM
-
使用基于Raspberry Pi的DDS信號(hào)發(fā)生器實(shí)現(xiàn)精確RF測(cè)試
發(fā)表于：6/15/2023 8:24:00 PM
-
基于MEMS微鏡的混合式掃描同步設(shè)計(jì)
發(fā)表于：7/5/2021 4:39:00 PM
-
基于FPGA的高精度信號(hào)發(fā)生器
發(fā)表于：12/15/2020 3:37:00 PM
-
基于FPGA的高精度鑒相器實(shí)現(xiàn)
發(fā)表于：10/20/2020 9:07:00 AM
-
用于電聲測(cè)試儀的精密信號(hào)源設(shè)計(jì)
發(fā)表于：11/21/2019 11:50:00 AM
-
逐步搞定波形發(fā)生器，手把手如何實(shí)現(xiàn)任意波形發(fā)生器
發(fā)表于：10/28/2019 3:17:00 PM
-
基于AD9910的信號(hào)源實(shí)時(shí)顯示系統(tǒng)設(shè)計(jì)
發(fā)表于：8/28/2018 11:52:00 AM
-
基于DDS的低通濾波器設(shè)計(jì)與仿真
發(fā)表于：8/14/2018 3:18:51 PM
-
基于改進(jìn)型CORDIC算法和FPGA的DDS實(shí)現(xiàn)
發(fā)表于：8/3/2018 3:12:45 PM
-
改進(jìn)的DAC相位噪聲測(cè)量以支持超低相位噪聲DDS應(yīng)用
發(fā)表于：5/17/2018 7:27:40 PM
-
基于FPGA的GPS基帶產(chǎn)生與控制模塊設(shè)計(jì)
發(fā)表于：7/10/2017 9:17:00 AM
-
讓不可能成為可能 讓過(guò)去昭示你通往未來(lái)之路
發(fā)表于：6/8/2017 1:42:00 PM
-
復(fù)雜戰(zhàn)場(chǎng)電磁環(huán)境射頻級(jí)仿真研究
發(fā)表于：2/22/2017 2:15:00 PM
-
基于FPGA+DDS的位同步時(shí)鐘恢復(fù)設(shè)計(jì)與實(shí)現(xiàn)
發(fā)表于：1/25/2017 11:28:00 AM
-
DDS工業(yè)數(shù)字移相信號(hào)發(fā)生器應(yīng)用設(shè)計(jì)
發(fā)表于：1/6/2017 1:50:00 PM
-
基于FPGA的數(shù)字基帶多模雷達(dá)信號(hào)源設(shè)計(jì)
發(fā)表于：12/1/2016 4:07:00 PM
-
基于FPGA的改進(jìn)結(jié)構(gòu)的DDS設(shè)計(jì)與實(shí)現(xiàn)
發(fā)表于：3/25/2016 3:26:00 PM
-
在LabView平臺(tái)下的任意波信號(hào)發(fā)生器設(shè)計(jì)
發(fā)表于：2/23/2016 12:51:00 PM
-
基于FPGA與LabVIEW的DDS任意信號(hào)發(fā)生器設(shè)計(jì)
發(fā)表于：12/16/2015 6:50:00 PM
-
基于CPLD的多路可控脈沖發(fā)生器設(shè)計(jì)
發(fā)表于：6/1/2015 8:00:00 PM
-
基于DDS的變頻精密脈沖型電源系統(tǒng)設(shè)計(jì)
發(fā)表于：10/16/2013 10:57:00 AM
-
用于安全氣囊的可調(diào)頻SPWM發(fā)生器
發(fā)表于：4/22/2013 2:33:00 PM
-
導(dǎo)彈角速度編碼器組合測(cè)試系統(tǒng)信號(hào)源設(shè)計(jì)
發(fā)表于：3/22/2013 3:42:00 PM
-
一種DDS任意波形發(fā)生器的ROM優(yōu)化方法
發(fā)表于：3/22/2013 3:41:00 PM
-
DDS技術(shù)在高頻石英晶體測(cè)試系統(tǒng)中的應(yīng)用
發(fā)表于：1/29/2013 4:35:12 PM
-
小型雷達(dá)環(huán)境模擬器雙波段快速跳頻模塊設(shè)計(jì)
發(fā)表于：12/4/2012 5:18:00 PM
-
基本信號(hào)發(fā)生器的設(shè)計(jì)方案
發(fā)表于：10/16/2012 4:52:13 PM
-
基于FPGA+DDS的正弦信號(hào)發(fā)生器的設(shè)計(jì)
發(fā)表于：9/13/2012 4:41:47 PM
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2