久久亚洲欧美日韩精品专区,久久伊人色综合,欧美一区二区性

基于FPGA的高精度信號(hào)發(fā)生器

2020年信息技術(shù)與網(wǎng)絡(luò)安全第1期

付寶仁，王超，高鴻儒

（華北計(jì)算機(jī)系統(tǒng)工程研究所，北京 100083）

摘要： 在當(dāng)代許多電子信息系統(tǒng)中，信號(hào)源的性能參數(shù)往往對(duì)系統(tǒng)的功能起著決定性作用。采用直接數(shù)字頻率合成技術(shù)（Direct Digital Synthesize，DDS），基于現(xiàn)場(chǎng)可編程門陣列（FieldProgrammable Gate Array，F(xiàn)PGA）設(shè)計(jì)了能同時(shí)輸出4路信號(hào)的高精度信號(hào)發(fā)生器。同時(shí)依靠串口通信的方式，通過PC端的控制界面實(shí)時(shí)調(diào)節(jié)系統(tǒng)輸出信號(hào)的頻率、相位和死區(qū)時(shí)間。

關(guān)鍵詞： DDS FPGA 信號(hào)發(fā)生器

中圖分類號(hào)：TP311.1
文獻(xiàn)標(biāo)識(shí)碼：A
DOI： 10.19358/j.issn.2096-5133.2020.01.017
引用格式：付寶仁，王超，高鴻儒。基于FPGA的高精度信號(hào)發(fā)生器［J］。信息技術(shù)與網(wǎng)絡(luò)安全，2020,39（1）：87-91.

High-precision signal generator based on FPGA

Fu Baoren，Wang Chao，Gao Hongru

（National Computer System Engineering Research Institute of China,Beijing 100083,China）

Abstract： In many contemporary electronic information systems,the performance parameters of a signal source often play a decisive role in the function of the system.In this paper,using Direct Digital Synthesize （DDS），a highprecision signal generator capable of simultaneously outputting four waves is designed based on FieldProgrammable Gate Array （FPGA）。At the same time,relying on the serial communication mode,the frequency,phase and dead time of the system output signal are adjusted in real time through the control interface of the PC.

Key words : direct digital synthesize;fieldprogrammable gate array;signal generator

0 引言

　　電子信息產(chǎn)業(yè)的高速發(fā)展，對(duì)信號(hào)發(fā)生器的穩(wěn)定性和易用性提出了越來越高的要求。當(dāng)前市面上的信號(hào)發(fā)生器由于進(jìn)行了硬件的固化和封裝，降低了系統(tǒng)的擴(kuò)展性，不利于二次開發(fā)和升級(jí)。

　　本文運(yùn)用直接數(shù)字頻率合成技術(shù)（Direct Digital Synthesize,DDS）和脈沖寬度調(diào)制技術(shù)（Pulse Width Modulation,PWM），選用STORM IV_E22C系列FPGA，實(shí)現(xiàn)4路高精度信號(hào)發(fā)生器。其通過串口通信的方式連接PC，通過PC端的控制界面對(duì)輸出信號(hào)進(jìn)行實(shí)時(shí)、可視化的調(diào)節(jié)，支持調(diào)節(jié)各路信號(hào)的頻率、相位和死區(qū)時(shí)間，具有良好的易用性。輸出信號(hào)的控制參數(shù)保存在FPGA的寄存器中，只有當(dāng)參數(shù)需要改變時(shí)，PC端才與FPGA通信，因此即使串口通信中斷，也不影響輸出信號(hào)的穩(wěn)定性。最后，輸出信號(hào)的參數(shù)范圍和精度只與FPGA硬件的時(shí)鐘頻率和累加器的位數(shù)相關(guān)，該設(shè)計(jì)支持?jǐn)U展更多路輸出信號(hào)，具有良好擴(kuò)展性。

本文詳細(xì)內(nèi)容請(qǐng)下載：http://www.jysgc.com/resource/share/2000003132

作者信息：

付寶仁，王超，高鴻儒

（華北計(jì)算機(jī)系統(tǒng)工程研究所，北京 100083）

原創(chuàng)聲明：此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。

相關(guān)內(nèi)容