12月12日消息，日本晶圓代工大廠Rapidus近日宣布，其已與EDA大廠Synopsys 和 Cadence Design Systems 簽署了合作協(xié)議，后者將為其 2nm 代工業(yè)務(wù)提供EDA設(shè)計(jì)工具，并獲取 AI 制造數(shù)據(jù)。Synopsys將有權(quán)訪問(wèn)Rapdius的人工智能工具制造數(shù)據(jù)，而Cadence將提供針對(duì)背面電源傳輸進(jìn)行優(yōu)化的內(nèi)存和接口IP。

Rapidus與 Synopsys 的協(xié)議將通過(guò)對(duì)設(shè)計(jì)步驟中的工藝敏感性和變化，進(jìn)行本地建模來(lái)縮短設(shè)計(jì)周期時(shí)間。這減少了在流程演進(jìn)的不同階段對(duì)庫(kù)和存儲(chǔ)器進(jìn)行昂貴的重新表征的需求，從而顯著減少了設(shè)計(jì)迭代并加快了整個(gè)項(xiàng)目執(zhí)行周期。

作為協(xié)議的一部分，Synopsys 將基于其 AI 驅(qū)動(dòng)的 EDA 套件開(kāi)發(fā)先進(jìn)的設(shè)計(jì)流程，并在 Rapidus 的 2nm 全環(huán)繞柵極 （GAA） 工藝上實(shí)現(xiàn)廣泛的 IP 組合。此次合作將利用 Rapidus 制造與協(xié)同優(yōu)化 （DMCO） 概念，同時(shí)優(yōu)化設(shè)計(jì)和制造并實(shí)現(xiàn)敏捷設(shè)計(jì)。

IP 庫(kù)的表征是半導(dǎo)體設(shè)計(jì)周期時(shí)間的瓶頸之一，因?yàn)槊看胃鹿に囋O(shè)計(jì)套件 （PDK） 或制造工藝時(shí)，都需要重新表征 IP。生成 timing model 可能需要兩到三個(gè)月的時(shí)間，這會(huì)大大減慢設(shè)計(jì)過(guò)程。

DMCO 方法將使用基于 Synopsys PrimeShield 機(jī)器學(xué)習(xí) （ML） 的時(shí)序模型生成工具，每當(dāng) PDK 或制造工藝更新時(shí)，該工具都會(huì)采用靈敏度庫(kù)。此外，使用來(lái)自 Rapidus 短周轉(zhuǎn)時(shí)間 （TAT） 制造工藝的硅數(shù)據(jù)進(jìn)行校準(zhǔn)將提高模型精度并加速設(shè)計(jì)收斂。

除了傳統(tǒng)的可制造性設(shè)計(jì) （DFM） 之外，Rapidus 還采用了設(shè)計(jì)制造 （MFD） 的概念，將能夠在晶圓工藝中使用傳感器和 AI，以基于制造過(guò)程中的硅大數(shù)據(jù)簡(jiǎn)化設(shè)計(jì)。

Synopsys 將在其 AI 驅(qū)動(dòng)的 EDA 流程中將這些數(shù)據(jù)與 Rapidus 工藝技術(shù)的接口和基礎(chǔ) IP 一起使用，以降低集成風(fēng)險(xiǎn)并加速實(shí)現(xiàn)硅成功之路。

“我們與 Synopsys 的合作是幫助簡(jiǎn)化和加快設(shè)計(jì)流程的一個(gè)重要里程碑。Rapidus 對(duì) RUMS 的愿景是使用單晶圓前端工藝。從這一過(guò)程中可以獲得的大量數(shù)據(jù)與 Synopsys AI 驅(qū)動(dòng)的 EDA 流程和 IP 高度兼容，我們相信這將是朝著實(shí)現(xiàn)比其他任何地方都更快的短 TAT 生產(chǎn)目標(biāo)邁出的一步。”Rapidus 首席執(zhí)行官 Atsuyoshi Koike 博士說(shuō)。

Rapidus與 Cadence 的合作，將支持Rapidus采用背面供電網(wǎng)絡(luò) （BSPDN） 技術(shù)的  2nm 全環(huán)繞柵極 （GAA） 工藝，為客戶提供設(shè)計(jì)解決方案和 IP 組合。

Rapidus 和 Cadence 正在努力開(kāi)發(fā)一個(gè) AI 驅(qū)動(dòng)的數(shù)字和模擬/混合信號(hào)參考設(shè)計(jì)流程，其中包括 Cadence 設(shè)計(jì)解決方案。客戶將能夠使用 Cadence 廣泛的接口和存儲(chǔ)器 IP 組件產(chǎn)品組合，包括 HBM4、224G SerDes、PCI Express 7.0 等，同時(shí)還可以利用支持 DMCO 概念的 2nm GAA 和 BSPDN 設(shè)計(jì)和制造解決方案。

“我們與 Cadence 在 2nm BSPDN 技術(shù)方面的合作使我們處于行業(yè)前沿，標(biāo)志著半導(dǎo)體在性能和效率創(chuàng)新方面的重大飛躍。通過(guò)結(jié)合我們的專業(yè)知識(shí)，我們很高興能夠?yàn)槲覀兊墓餐蛻艉托袠I(yè)設(shè)定新的技術(shù)標(biāo)準(zhǔn)并創(chuàng)造變革性的解決方案。“Rapidus 首席執(zhí)行官 Atsuyoshi Koike 博士說(shuō)。

Synopsys 總裁兼首席執(zhí)行官 Sassine Ghazi 表示：“Synopsys 作為通往世界領(lǐng)先代工廠的入口，繼續(xù)發(fā)揮著關(guān)鍵任務(wù)作用，我們通常是支持代工廠的第一站。我們與 Rapidus 在 Synopsys AI 驅(qū)動(dòng)的 EDA 流程、IP 和專家方法服務(wù)方面的廣泛合作將促進(jìn)先進(jìn)的 DMCO 解決方案，使設(shè)計(jì)人員能夠?yàn)?Rapidus 的 2nm GAA 工藝實(shí)現(xiàn)最佳結(jié)果質(zhì)量和高制造良率。”