麻豆极品一区二区三区,每日更新在线观看av,久久xxxx

面向SoC的SRAM讀出電路加固設(shè)計(jì)

2021年電子技術(shù)應(yīng)用第11期

沈婧，薛海衛(wèi)，陳玉蓉，張猛華，王蕾

中國電子科技集團(tuán)公司第58研究所，江蘇無錫214035

摘要： SRAM存儲器在SoC芯片中的應(yīng)用已經(jīng)越來越普遍，存儲單元的加固設(shè)計(jì)已成為抗輻射SoC芯片設(shè)計(jì)首要考慮的問題之一。提出了兩種SRAM讀出電路的加固結(jié)構(gòu)，分別從讀出電路結(jié)構(gòu)、數(shù)據(jù)讀出速度和抗單粒子翻轉(zhuǎn)能力等方面進(jìn)行了對比。兩種讀出結(jié)構(gòu)的SRAM均有較好的抗單粒子能力，但相比較單模雙互鎖結(jié)構(gòu)的SRAM，雙模雙互鎖讀出結(jié)構(gòu)的SRAM讀出時(shí)間更短。

關(guān)鍵詞： SOC 單粒子翻轉(zhuǎn) SRAM讀出電路數(shù)據(jù)讀出速度

中圖分類號： TN702
文獻(xiàn)標(biāo)識碼： A
DOI：10.16157/j.issn.0258-7998.211423
中文引用格式： 沈婧，薛海衛(wèi)，陳玉蓉，等. 面向SoC的SRAM讀出電路加固設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2021，47(10)：38-41，47.
英文引用格式： Shen Jing，Xue Haiwei，Chen Yurong，et al. Design of a radiation hardened read circuit of SRAM in SoC[J]. Application of Electronic Technique，2021，47(10)：38-41，47.

Design of a radiation hardened read circuit of SRAM in SoC

Shen Jing，Xue Haiwei，Chen Yurong，Zhang Menghua，Wang Lei

CETC 58，Wuxi 214035，China

Abstract： The application of SRAM memory in SoC is more and more common, and the design of radiation hardened memory has become one of the most important issues in the design of radiation resistant SoC. In this paper, two kinds of SRAM read circuits are proposed and compared in terms of readout circuit structure, data readout speed and single event upset resistance. The SRAM of the two readout structures have good single event resistance, but SRAM with dual-input DICE structure has shorter readout time compared with SRAM with single-input DICE structure.

Key words : system on chip；single event upset；SRAM readout circuit；data readout speed

0 引言

高能帶電粒子在器件的靈敏區(qū)內(nèi)產(chǎn)生大量帶電粒子的現(xiàn)象，它屬于電離效應(yīng)。當(dāng)能量足夠大的粒子射入集成電路時(shí)，由于電離效應(yīng)(包括次級粒子的)，產(chǎn)生數(shù)量級多的電離電子-空穴對，引起半導(dǎo)體器件的軟件錯(cuò)誤，使邏輯器件和存儲器產(chǎn)生單粒子翻轉(zhuǎn)，CMOS器件產(chǎn)生單粒子閉鎖，甚至出現(xiàn)單粒子永久損傷的現(xiàn)象，輻射主要包括質(zhì)子、中子、重離子和α粒子^[1-3]。集成度的提高、特征尺寸的降低、臨界電荷和有效LET閾值下降等會使抗單粒子擾動能力降低。器件的抗單粒子翻轉(zhuǎn)能力明顯與電路設(shè)計(jì)、版圖設(shè)計(jì)、工藝條件等因素有關(guān)^[4]。

鎖存器經(jīng)常被用于現(xiàn)在的超大規(guī)模集成電路中，特別是SoC和CPU的流水線結(jié)構(gòu)中^[5-6]。數(shù)據(jù)讀出電路的數(shù)據(jù)鎖存也是必不可少的，因此提高鎖存器的抗單粒子能力意義重大。本文基于雙互鎖(DICE)結(jié)構(gòu)^[7-8]和Muller_C單元^[9-10]，對SoC片上SRAM的數(shù)據(jù)讀出電路進(jìn)行了抗輻射加固設(shè)計(jì)，并先后提出了兩種不同結(jié)構(gòu)的讀出電路。

本文詳細(xì)內(nèi)容請下載：http://www.jysgc.com/resource/share/2000003779。

作者信息：

沈婧，薛海衛(wèi)，陳玉蓉，張猛華，王蕾

(中國電子科技集團(tuán)公司第58研究所，江蘇無錫214035)

原創(chuàng)聲明：此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。

相關(guān)內(nèi)容