集微網(wǎng)消息（文/小北）9月9日，在無錫舉行的2019中國半導(dǎo)體封裝測試技術(shù)與市場年會上，中國工程院院士許居衍進行了《復(fù)歸于道-封裝改道芯片業(yè)》的演講，指出歷史事件猶如枝上嫩芽，總在它要長出的地方露頭，結(jié)出果子。

　　對于單片集成，小就是“大”，“大”的指導(dǎo)思想就是將更多元件塞進集成電路。而隨著單片集成的不斷推進，許居衍院士認為，已經(jīng)“偏離”了初衷——電子系統(tǒng)基本要求是使用最經(jīng)濟的資源，實現(xiàn)最理想的功能。這包括內(nèi)架構(gòu)與外環(huán)境的優(yōu)化、高性能與低功耗的兼顧、小體積與長壽命的融合。

　　而集成電路過去幾年一向強調(diào)PPA，即更高的性能、更低的功耗、更小的面積。許居衍院士認為強調(diào)，這個邏輯方向到了需要修正的時候了。

　　許居衍院士進一步指出，經(jīng)典的2D縮放已經(jīng)“耗盡”了現(xiàn)有的技術(shù)資源。將更多元件塞進集成電路帶來周期長（18~36個月）、投入大、風(fēng)險高、重復(fù)性（芯片大都有PCIe DDR接口）、面積大（復(fù)雜成品率低）、資源多（SoC團隊無縫協(xié)同）等問題，現(xiàn)在通過節(jié)點實現(xiàn)性能翻番的方法已經(jīng)失靈，因此要走出單片集成。三維集成成熟、多片反勝單片成為走出單片集成的契機。

　　這也是實現(xiàn)螺旋復(fù)歸的契機。不過值得注意的是，許居衍院士指出，從“MCM”再到“MCM”，前者中的“C”代表軟IP，后者中的“C”代表硬IP。

　　早在2015年，就有華裔團隊“試水”模塊化芯片。

　　2017年，在ERI中設(shè)立了名為CHIPS的項目，其愿景是打造離散的、適當(dāng)節(jié)點制造的多樣化芯粒（chiplet）生態(tài)系統(tǒng)，開發(fā)模塊化芯片并將之（和其他異質(zhì)元件）組裝成更大系統(tǒng)（模塊）的系列設(shè)計工具、集成標準和IP塊，參與單位包括英特爾、美光、Cadence、Synopsys、波音、密歇根大學(xué)等。

　　而這也得到了四方響應(yīng)，2018年10月，7家公司成立ODSA組織，到今年上半年已達到53家，其目標是——制定芯粒開放標準、促進形成芯粒生態(tài)系統(tǒng)、催生低成本SoC替代方案。

　　此外，目前很多公司已經(jīng)創(chuàng)建了自己的生態(tài)系統(tǒng)，例如英特爾就旨在推動芯粒標準。

　　后摩爾時代的單片集成向多片異構(gòu)封裝集成技術(shù)“改道”是重要趨勢。許居衍院士指出，異構(gòu)三維封裝提供更高的帶寬、更低的功率、更低的成本和更靈活的形狀因子；集工藝選擇、架構(gòu)設(shè)計、商業(yè)模式的靈活性。因此，降低了單片SoC高NRE的挑戰(zhàn)，贏得快速上市時間的好處。

　　許居衍院士表示，看好多片異構(gòu)集成技術(shù)的潛力。

　　不過，許居衍院士也指出了芯粒模式仍面臨很多挑戰(zhàn)，其成功與否的關(guān)鍵在于芯粒的標準和接口，例如尚缺乏標準的組裝或封裝芯粒的方法，有待選擇芯粒之間的互連方案，需要建立芯粒的驗證和測試方法以溝通設(shè)計和制造，需要建立芯粒制造、封裝和集成商的供應(yīng)鏈關(guān)系等。

　　此外，許居衍院士也介紹了國內(nèi)的先進封裝動向。

　　許居衍院士強調(diào)，芯粒將驅(qū)動半導(dǎo)體工業(yè)的未來，而這是一場即將到來的MCP海嘯。此外，大型芯片制造商正在轉(zhuǎn)向芯粒，這是方向的重大轉(zhuǎn)變。

　　因此，若干年后是否會形成一個開放的產(chǎn)業(yè)生態(tài)、是否要建立芯粒生態(tài)推進聯(lián)盟是值得行業(yè)思考的問題。