基于芯粒的Flash FPGA驅動測試技術
電子技術應用
黃健，王雪萍，陳誠，陳龍
中國電子科技集團公司第五十八研究所
摘要： 針對基于芯粒的Flash FPGA驅動覆蓋率測試，利用Flash FPGA的系統控制寄存器與邊界掃描寄存器模塊，配置FPGA不同的驅動模式，并通過傳統的單芯片Flash單元配置進行對比驗證。實驗結果表明，基于芯粒的Flash FPGA控制寄存器配置的驅動性能與傳統的單芯片Flash單元配置一致，測試時間縮短到1/3。
中圖分類號：TN407 文獻標志碼：A DOI: 10.16157/j.issn.0258-7998.246047
中文引用格式： 黃健，王雪萍，陳誠，等. 基于芯粒的Flash FPGA驅動測試技術[J]. 電子技術應用，2025，51(5)：1-4.
英文引用格式： Huang Jian，Wang Xueping，Chen Cheng，et al. Flash FPGA driver test technology based on chiplets[J]. Application of Electronic Technique，2025，51(5)：1-4.
中文引用格式： 黃健，王雪萍，陳誠，等. 基于芯粒的Flash FPGA驅動測試技術[J]. 電子技術應用，2025，51(5)：1-4.
英文引用格式： Huang Jian，Wang Xueping，Chen Cheng，et al. Flash FPGA driver test technology based on chiplets[J]. Application of Electronic Technique，2025，51(5)：1-4.
Flash FPGA driver test technology based on chiplets
Huang Jian，Wang Xueping，Chen Cheng，Chen Long
The 58th Research Institute， CETC
Abstract： For the coverage testing of Flash FPGA drivers based on chiplets, the system control registers and boundary scan register modules of Flash FPGA were utilized to configure different driving modes of the FPGA, which were then compared and validated against the traditional configuration of single-chip Flash units. The experimental results show that the driving performance configured by the control registers of Flash FPGA based on chiplets is consistent with that of the traditional single-chip Flash unit configuration, with the testing time reduced by three times.
Key words : chiplets；FPGA；main control register；drive performance
引言
基于芯粒的閃存類現場可編程門陣列[1-5]（Flash Field Programmable Gate Array，Flash FPGA）具有高可靠性的特點，并與其他處理芯片組合形成完整的片上系統。由于其Flash存儲單元屬于非易失性存儲器（NVM），即使在斷電情況下，存儲的信息也不會丟失。從而Flash FPGA[6]在配置時間上比靜態隨機存取存儲器（Static Random-Access Memory，SRAM）FPGA[7]有顯著優勢，能夠在電路上電后迅速進入工作狀態。此外，Flash FPGA還通過單粒子加固[8-9]試驗和總電離劑量驗證，滿足空間環境中對單粒子的抗性要求，因此在航天航空領域的信號處理和控制應用中得到了廣泛的應用。
傳統Flash單元配置的測試通過外部燒錄器燒錄芯片的Flash單元，將配置完成的電路送回自動測試設備（ATE）進行參數驗證。ATE測試驗證完成后，電路通過燒錄器下載新的覆蓋碼。雖然這種可測性設計能夠保證測試覆蓋率，但在生產階段，這種方法會大大降低生產效率。
因此，實現在ATE[10]上對基于芯粒的Flash FPGA進行在線配置，并壓縮ATE測試時間變得尤為關鍵。通過Flash單元配置與控制寄存器兩種配置方法對比，針對Flash FPGA的在線配置和測試優化[11]，提出了一種基于芯粒的Flash FPGA驅動測試技術。
本文詳細內容請下載：
http://www.jysgc.com/resource/share/2000006516
作者信息：
黃健，王雪萍，陳誠，陳龍
（中國電子科技集團公司第五十八研究所，江蘇 無錫 214000）
此內容為AET網站原創，未經授權禁止轉載。