PLL 相關文章(34篇)
-
一款DVI視頻接收芯片的設計
發表于：3/7/2022 11:53:00 AM
-
鎖相環解調的Chirp-UWB接收機仿真研究
發表于：8/31/2018 4:36:41 PM
-
凌華科技發布新款PXI Express 8通道24位動態信號采集模塊
發表于：5/17/2018 7:14:21 PM
-
PLL回路濾波器設計的調整指南
發表于：3/7/2017 8:00:00 PM
-
一種基于FPGA的微波時鐘恢復的設計與實現
發表于：4/21/2016 7:28:00 PM
-
ADI公司集成VCO的PLL頻率合成器改善基站性能和無線服務質量
發表于：1/27/2016 7:16:00 PM
-
基于PLL的高靈敏度自校準液面檢測系統設計
發表于：11/3/2015 6:50:00 PM
-
基于PLL技術和MSP430單片機的正弦信號發生器
發表于：9/26/2015 7:16:00 PM
-
電子設計中的濾波器原理與應用
發表于：7/9/2015 1:21:00 PM
-
同步源和PLL源在功率分析儀中的作用
發表于：7/9/2015 12:54:00 PM
-
德州儀器推出可提供業界最佳噪聲性能的 14GHz 分數N分頻鎖相環（PLL），進一步壯大時鐘與定時產品陣營
發表于：6/10/2014 1:42:16 PM
-
基于鎖相環的頻率合成電路設計
發表于：1/15/2013 4:34:11 PM
-
PLL頻率合成器可帶高電壓電荷泵
發表于：12/27/2012 3:18:20 PM
-
基于PLL的時鐘恢復設計方案
發表于：9/20/2012 9:43:00 AM
-
一種突發直擴接收機的快速載波同步方案
發表于：8/3/2012 3:46:39 PM
-
可與正交解調器實現簡單接口的寬帶LO PLL頻率合成器(CN0245)
發表于：6/20/2012 3:55:31 PM
-
基于DDS+PLL的LFM探地雷達信號產生器設計與實現
發表于：4/5/2012 9:40:00 AM
-
基于DDS+PLL的X—Band信號源設計
發表于：2/3/2012 10:29:50 AM
-
信號鏈基礎知識#54 誰是音頻時鐘的“老板”，誰是主，誰又是從呢？
發表于：12/20/2011 4:16:35 PM
-
計算機的心臟-時鐘電路的設計
發表于：12/14/2011 4:49:35 PM
-
ADI 推出新型微波 PLL 頻率合成器
發表于：10/28/2011 10:55:27 AM
-
PLL的電源管理設計
發表于：10/26/2011 12:00:00 AM
-
鎖相環（PLL）的電源管理設計
發表于：10/21/2011 12:00:00 AM
-
Chirp-UWB通信系統中鎖相解調接收機的設計與實現
發表于：7/8/2011 1:50:39 PM
-
以DDS為參考的PLL在電臺設計中的應用
發表于：7/5/2011 12:00:00 AM
-
GPS接收機載波跟蹤環路解決方案
發表于：3/14/2011 12:00:00 AM
-
一種基于PLL的測試測量時鐘恢復方案
發表于：2/21/2011 12:00:00 AM
-
有源電力濾波器中的諧波檢測電路設計
發表于：1/14/2011 10:11:15 AM
-
基于PLL和TDA7010T的無線收發系統設計
發表于：1/9/2011 12:00:00 AM
-
AK5373帶USB 2.0接口立體聲模數轉換技術
發表于：9/22/2010 3:39:13 PM
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2