| 1.75 GHz多功能時鐘扇出緩沖器設計 | |
| 所屬分類：技術論文 | |
| 上傳者：wwei | |
| 文檔大小：4709 K | |
| 標簽： 時鐘扇出緩沖器 分頻器 延遲調整 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：基于CMOS工藝設計了一款多功能時鐘扇出緩沖器。該緩沖器內置可編程分頻器和延時調整器，可4通道獨立輸出差分時鐘，每個通道均可進行分頻和延時調整，且都支持LVDS（最高1.75 GHz）、HSTL（最高1.75 GHz）和1.8 V CMOS（最高350 MHz）三種邏輯電平類型。經測試驗證：1.75 GHz差分時鐘輸入/輸出；每路輸出均可以旁路該路分頻器或者設置最高2048的整數分頻比；每通道均可進行數字和模擬延時調整；寬帶隨機抖動<110 fs RMS；附加隨機抖動39 fs RMS（典型值，12 kHz~20 MHz）。該時鐘扇出緩沖器可滿足數據轉換器、時鐘樹等應用所需的低抖動要求，可廣泛應用于無線電收發機和通信系統中。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2