| 基于PG網(wǎng)絡(luò)的全流程優(yōu)化在高性能CPU內(nèi)核中的應(yīng)用 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：zhoubin333 | |
| 文檔大小：1548 K | |
| 標(biāo)簽： 芯片設(shè)計(jì) flash PG IR Drop 修復(fù) | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：隨著高性能計(jì)算芯片的集成度不斷提高以及工藝的進(jìn)步， 金屬連線的寬度越來越窄，芯片電源網(wǎng)絡(luò)上電阻增加和高密度的邏輯門單元同時(shí)有邏輯翻轉(zhuǎn)動作時(shí)會在電源網(wǎng)絡(luò)上產(chǎn)生電壓降（IR Drop），導(dǎo)致芯片產(chǎn)生時(shí)序問題，甚至可能發(fā)生邏輯門的功能故障。基于Cadence實(shí)現(xiàn)工具Innovus的flash PG flow完成對于PG 網(wǎng)絡(luò)的綜合實(shí)現(xiàn)與快速迭代，并利用 auto reinforce PG和trim PG從兩方面實(shí)現(xiàn)了對高性能CPU核的電壓降與時(shí)序之間的trade-off，完成從floorplan到PR（Placement and Route）階段針對PG網(wǎng)絡(luò)的全流程優(yōu)化。結(jié)果表明，在相同機(jī)器資源的前提下，flash PG flow 最高可將powerplan的速度提升至原來的10倍，在top level的design上提升尤為明顯，能有效節(jié)約設(shè)計(jì)初期對PG mesh的探索時(shí)間。而auto reinforce PG和trim PG則分別通過補(bǔ)強(qiáng)IR 薄弱區(qū)域的PG和修剪冗余PG兩方面針對性地修復(fù)設(shè)計(jì)66%的dynamic IR Drop違例，同時(shí)為設(shè)計(jì)提供更多繞線資源，達(dá)到不惡化時(shí)序和DRC （Design Rule Check）的目的。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
芯片設(shè)計(jì) 相關(guān)資源
- Voltus Insight AI 在高性能CPU核物理實(shí)現(xiàn)上的全流程應(yīng)用
- 基于Cerebrus的Genus+Innovus流程的功耗面積優(yōu)化
- 基于PG網(wǎng)絡(luò)的全流程優(yōu)化在高性能CPU內(nèi)核中的應(yīng)用
- 多態(tài)性PCIE橋擴(kuò)展芯片的設(shè)計(jì)和硅后驗(yàn)證
- 一種改進(jìn)型高速1553B總線發(fā)送器斜率控制電路
- 射頻電路與芯片設(shè)計(jì)要點(diǎn)
- 基于IEC 1158標(biāo)準(zhǔn)的現(xiàn)場總線芯片設(shè)計(jì)
- 基于Innovus工具的IR Drop自動化修復(fù)
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2