9 月 14 日消息，臺積電等半導體廠商正在加快推進面板級扇出封裝（FOPLP）技術的研發(fā)，這一新型封裝技術正在快速獲得行業(yè)關注。

據(jù)中國臺灣《工商時報》報道，供應鏈消息顯示，目前 FOPLP 機臺已經(jīng)出貨，客戶導入測試良率達九成，但大尺寸應用仍處于“驗證及小規(guī)模試產(chǎn)”階段，量產(chǎn)尚需考慮風險與成本。

注：FOPLP 的全稱是 Fan-Out Panel Level Package。半導體行業(yè)中的扇出（fan-out）是相對于扇入（fan-in）而產(chǎn)生的概念，其區(qū)別如下圖所示。扇入型封裝的導線重新分布層（RDL）線路和引腳都在被封裝芯片的投影面積之內(nèi)，而扇出型封裝的 RDL 線路和引腳不僅在芯片所處的投影面積之內(nèi)，而且在投影面積的外圍也有分布。

所謂的面板級封裝（PLP）則是相對于晶圓級封裝（WLP）來說的，就是之前采用晶圓作為載板的封裝改為采用面板作為封裝的載板。這些載板的材質可以選擇金屬、玻璃和高分子聚合物材料。

《工商時報》介紹稱，F(xiàn)OPLP 的關鍵在于以方形面板取代晶圓，相較晶圓級扇出封裝（FOWLP），F(xiàn)OPLP 采用矩形載板，600×600 毫米面板面積超過 12 英寸晶圓的五倍以上，利用率也可從約 57% 提升至 87%，從而降低單位成本并提升生產(chǎn)靈活性。

據(jù)《工商時報》，業(yè)界正采取“雙軌”路徑推進。一方面，F(xiàn)OPLP 已進入小規(guī)模量產(chǎn)階段，群創(chuàng)光電與力成科技率先用于封裝電源管理芯片（PMIC）及電源元件等小型芯片。

另一方面，臺積電則發(fā)展自有的 CoPoS（晶圓級面板封裝）方案，目標是為英偉達、AMD 等大型 GPU 應用提供支持，但試產(chǎn)仍有瓶頸。

目前，F(xiàn)OPLP 所用載板以金屬或玻璃為主，主流尺寸包括臺積電的 310×310 毫米、力成的 515×510 毫米、日月光的 600×600 毫米，以及群創(chuàng)的 700×700 毫米。報道稱，力成在部署新一代激光與點膠設備后，試產(chǎn)良率已達 90%，預計明年可提升至 95% 以上。

在技術布局方面，《工商時報》稱，臺積電已設立專門的 FOPLP 研發(fā)團隊與產(chǎn)線，并投資 PLP（面板級封裝）及 TGV（穿玻璃通孔）以推動玻璃基板的發(fā)展。原定 2027 年量產(chǎn)的時間表，供應鏈消息顯示有望提前。

另外，臺積電今年 8 月確認將在兩年內(nèi)淘汰 6 英寸晶圓產(chǎn)能，并整合 8 英寸產(chǎn)能以提升效率。據(jù)《自由財經(jīng)》報道，臺積電晶圓二廠（6 英寸）和五廠（8 英寸）是否會轉用于先進封裝尚待評估，但業(yè)界傳聞臺積電可能將其改造為 CoPoS 產(chǎn)線。