8月18日消息，據(jù)臺(tái)媒《工商時(shí)報(bào)》報(bào)道稱，人工智能（AI）芯片大廠英偉達(dá)已經(jīng)啟動(dòng)下一代高帶寬內(nèi)存HBM底層芯片（ Base Die）的自研計(jì)劃，并且未來(lái)英偉達(dá)無(wú)論需要家供應(yīng)商的HBM，其底層的邏輯芯片都將采用英偉達(dá)的自研方案，預(yù)計(jì)首款產(chǎn)品將使用3nm制程打造，最快將于2027年下半年開(kāi)始試產(chǎn)。

目前在HBM市場(chǎng)上，SK海力士、三星、美光等頭部供應(yīng)商的HBM都搭載的是自己的基于DRAM制程的Base Die，但是隨著進(jìn)入到HBM4，傳輸速率提升到10Gbps以上，Base Die就需要使用先進(jìn)的邏輯制程，生產(chǎn)也必須依靠如臺(tái)積電等晶圓代工廠，包括12nm或更先進(jìn)節(jié)點(diǎn)。

盡管相關(guān)供應(yīng)鏈主導(dǎo)權(quán)目前仍掌握在SK海力士等頭部DRAM廠商手中，但他們都已透露未來(lái)將導(dǎo)入晶圓代工等級(jí)的邏輯制程的Base Die進(jìn)入到HBM當(dāng)中，以提升產(chǎn)品性能與能耗比。

對(duì)此，市場(chǎng)人士指出，存儲(chǔ)器廠商在復(fù)雜的Logic Base Die IP與ASIC設(shè)計(jì)能力方面相對(duì)較弱。 若HBM要整合UCIe接口與GPU、CPU連結(jié)，在Logic Base Die的設(shè)計(jì)上難度將大幅增加。 因此，英偉達(dá)將會(huì)自研HBM4所需的Logic Base Die的計(jì)劃，這也被解讀為搶攻ASIC市場(chǎng)的策略，也希望藉由NVLink Fusion開(kāi)放架構(gòu)平臺(tái)來(lái)提供客戶更多模塊化選擇，進(jìn)一步強(qiáng)化對(duì)整體生態(tài)系的掌控優(yōu)勢(shì)。

目前，雖然英偉達(dá)積極布局，SK海力士也已經(jīng)率先向主要客戶提供新一代12層堆疊的HBM4樣品，并已經(jīng)結(jié)合先進(jìn)的MR-MUF封裝技術(shù)，容量可達(dá)36GB，帶寬更高達(dá)每秒突破2TB，相較前一代HBM3E帶寬提升超過(guò)60%，持續(xù)鞏固其在AI存儲(chǔ)器市場(chǎng)的領(lǐng)導(dǎo)地位。

但市場(chǎng)人士認(rèn)為，此前很多客戶為了避免過(guò)度受制于英偉達(dá)高昂的GPU成本，這才推動(dòng)了面向AI的ASIC加速器市場(chǎng)逐漸蓬勃發(fā)展了起來(lái)。 所以，英偉達(dá)自研HBM Base Die，如果客戶采用英偉達(dá)的AI解決方案，又會(huì)加大對(duì)于英偉達(dá)的依賴，因此接下來(lái)未必能獲得業(yè)者青睞，有機(jī)會(huì)改變ASIC的發(fā)展態(tài)勢(shì)。 因此，整體發(fā)展情況還還有待進(jìn)一步的觀察。

總體來(lái)說(shuō)，隨著英偉達(dá)擬自制HBM的Base Die計(jì)劃的發(fā)展，以及SK海力士加速HBM4的量產(chǎn)，HBM4正邁向更高速、更高堆疊、更復(fù)雜封裝整合的新局面。 HBM市場(chǎng)將迎來(lái)新一波的激烈競(jìng)爭(zhēng)與產(chǎn)業(yè)變革。 在此變革中，臺(tái)積電、三星等先進(jìn)邏輯制程代工廠商都將會(huì)受益。