RISC-V 內核開始出現在異構 SoC 和封裝中，從一次性獨立設計轉向主流應用，在主流應用中它們被用于從加速器和額外處理內核到安全應用的一切事物。
這些變化微妙但意義重大。他們指出，越來越多的人接受基于開源指令集架構的芯片或小芯片可以與 Arm、Synopsys （ARC） 和 Cadence （Tensilica Xtensa） 等經過硅驗證的內核相結合，以創建相對便宜的和靈活的定制選項。雖然 RISC-V 尚未在獨立應用程序中取得進展，但 Ventana Micro Systems 等公司正在試水基于 RISC-V 的高性能計算芯片，用于數據中心。
RISC-V 不太可能很快取代現有的芯片架構，但隨著它從單片、單一供應商 SoC 轉向異構、多芯片先進封裝，它肯定會引起硬件設計界的極大關注。根據 Semico Research 最近的一份報告，到 2027 年，RISC-V IP 預計將以 34.9% 的復合年增長率增長，而半導體 IP 的增長率為 9%。
根據 RISC-V InternaTIonal 的數據，還有 70 個國家的 3,180 多個 RISC-V 成員，包括 94 家芯片公司和 4 家系統公司。隨著政府機構要求削減開發成本和時間的壓力越來越大，這個市場顯然值得關注。
“這看起來又很像 ASIC 模型，”瑞薩電子執行副總裁 Sailesh ChitTIpeddi 說。“但它不再是 CPU 為每個工作負載執行 X、Y 和 Z 功能，而沒有與之相關的開銷。相反，所有這些公司都更加垂直化，以推動他們需要的解決方案，無論是人工智能還是系統級的其他一些東西。這就是為什么我們看到越來越多的 CAD 公司越來越多地涉足系統級支持和系統級設計。現在您可以更深入地進入每個領域。更廣泛地說，我們發現行業正在發生系統性變化，并轉向提供解決方案。”
RISC-V 正在成為這些異構解決方案中不可或缺的組成部分，它之所以受到關注主要有兩個原因。首先，開源的 ISA 允許它相對簡單地定制，盡管對于關鍵應用它仍然需要使用商業 EDA 工具進行驗證和測試。其次，一旦設計完成就無需支付版稅，因此對于擁有經驗豐富的處理器工程師的設計團隊而言，RISC-V 內核可用于創建客戶或特定應用的設計而無需支付版稅。
簡而言之，雖然只有一個標準 ISA，但有許多可能的實現。“這類似于以太網，”RISC-V 基金會首席執行官 Calista Redmond 說。“有一個標準，但不僅僅是一個供應商。不同之處在于 RISC-V 采用模塊化方法。有 47 條指令的基本集，您可以添加針對不同工作負載所需的任何擴展。還有一個廣泛的路線圖，其中包含 81 個不同工作組的不同部分，這些部分將得到批準和驗證，以滿足安全和安全標準。
不過，重點是經驗豐富的工程技能。例如，與 Arm 內核不同，集成 RISC-V 并不簡單。任何 RISC-V 實現都需要在用例、最終應用程序、物理鄰近范圍內的其他組件以及這些組件如何影響其他組件的上下文中進行全面表征。連接性以及該連接性對其他組件的潛在影響需要在所有已知或預期條件下得到充分理解和充分表征。
”在任何給定的時刻，你都可以為你現在正在開發的芯片盡可能地解決它，“ Synopsys研究員 Rob Aitken 說。”下一次，你將擁有新的 CPU 和更新的外部世界帶寬，并且可能在每個人都開始采用 UCIe 的情況下。但是您仍然必須返回到您的整體芯片或系統架構，并確定您想要完成的是什么。你有某種計算系統，某處有內存，還有不同種類的 GPU 或加速器。然后是如何讓 PowerPoint 中所有這些彩色方框相互通信的問題，因為在某些時候，當你實際將它們連接在一起時，你可能會發現這個巨大的瓶頸，你必須想辦法解決這個問題。“
走向異構
這是異構設計的挑戰，因為并非 SoC 中的所有模塊或高級封裝中的芯片/小芯片都是由同一個工程團隊開發的。在許多情況下，它們甚至不是在同一個國家開發的。從集成的角度來看，組件越多，這一切就變得越復雜。
Imperas Software總裁兼首席執行官 Simon Davidmann 表示：”轉向 RISC-V 的其中一個讓人們感到驚訝的事情是創新的自由。“ ”我們有客戶在網絡上花費大量時間來節省芯片。這完全是關于芯片如何相互通信，網絡是什么樣子，通信是什么樣子的。他們必須驗證和驗證所有這些，不僅要從功能的角度，還要從性能的角度。我們都在同一個核心上，但不同的是互連和事物的溝通方式。RISC-V 使您能夠購買一個內核，對其進行配置，放下一千個或一百個內核，添加矢量引擎，然后通過您擁有的網絡和上面的軟件讓自己脫穎而出。“
其他人同意。”在 MCU 領域，所有這些公司都在開展專有課程，在那里您擁有可以提供給客戶的硬件和軟件——完整的解決方案，“Renesas 的 ChitTIpeddi 說。”然后出現了 Arm，它創造了一個我們擁有靈活軟件包和 Arm 內核的環境。現在有 RISC-V。我們比其他公司稍早抓住了這股浪潮，所以當人們在做測試芯片時，我們推出了針對電機控制應用優化的產品。今年我們為語音應用程序優化了 RISC-V。我們也可以將該概念擴展到其他領域。MCU 端和 MPU 端發生的轉變意義重大，RISC-V 幫助我們的汽車業務迅速效仿。“
但是，在 RISC-V 的優勢越來越明顯的同時，潛在的問題也越來越明顯。Davidmann 表示，質量和驗證對于 RISC-V 社區來說是巨大的挑戰，他們通常無法承受與一些較大的處理器公司相同數量的驗證周期。他說：”我們必須共同努力并協作構建應用程序生態系統，因為內核的質量將成為未來的一大挑戰。“
安全
安全性是生態系統中的增長領域之一，既用于開發工具和加密核心，也用于芯片本身的安全性。
Codasip首席營銷官 Rupert Baines認為，包含 RISC-V 的芯片在安全性方面具有明顯優勢，部分原因是它基于開源代碼。”人們更加強調‘陽光是最好的消毒劑’，因此更加強調觀察、檢查和觀察事物，“他說。最終，安全性取決于架構的實現方式。”有些系統會非常糟糕，有些系統會非常非常好。“
Codasip 最近收購了Cerberus Security Labs。Baines 表示，Codasip 正在將 Cerberus 的 IP 集成到 Codasip 產品中，以便客戶可以快速創建安全的 RISC-V 處理器設計。
RISC-V 還可以作為安全解決方案的可定制核心。例如，Rambus 幾年前為政府和軍事應用開發了一種可編程的信任根防篡改內核，其中包括 AES、RSA 和 ECC 加密加速器內核以及一個真正的隨機數生成器。
Riscure同樣開發了專門的模擬器來模擬使用 RISC-V 的安全屬性。
Riscure 董事總經理 Maarten Bron 表示：”它展示了芯片中硬件與軟件對抗措施的功效，以及硬件對抗措施實際上如何將軟件對抗措施的有效性提高 10 倍。“
后續步驟
RISC-V 顯而易見的是，整個生態系統正在快速發展。EDA 供應商競相圍繞 RISC-V 定位他們的工具。
例證：Siemens EDA 推出了基于 RISC-V 工作組標準的調試工具，該標準目前處于第二次修訂中。”很多設計不僅僅是 RISC-V，“西門子 EDA的 Tessent 產品經理 Peter Shields 說。 ”理解復雜系統中的程序行為是一項巨大的挑戰。停止內核來調試軟件通常是非常不切實際的。在實時系統的上下文中尤其如此，當核心停止時，系統的性質不會等待。因此，需要的是一種全速觀察程序行為的非侵入式方法。這使您能夠準確地查看軟件在系統中的執行方式以及它如何響應實時事件。處理器跟蹤為您提供了在不停止內核的情況下絕對捕獲已執行指令序列的能力。“
其他挑戰與 RISC-V 關系不大，而與使用較小節點的現實情況有關。”當我們轉向更小的節點時，會出現所有這些擴展問題和挑戰，“戴維曼說。”這是構建這些東西并將其放在設備上的物理機制。我們剛剛開始在 SoC 級別與其他一些公司合作，如果我們達到系統級別，那將是一個漫長而緩慢的過程。“
進軍數據中心和汽車應用將為提高 RISC-V 設計的可靠性帶來更大的壓力。意大利博洛尼亞大學和摩德納大學以及蘇黎世聯邦理工學院的研究人員開發了一種基于 RISC-V 的開源 SoC，能夠以超低功耗運行 Linux。西班牙巴塞羅那超級計算中心的研究人員最近也推出了一款集成了RISC-V矢量擴展的矢量處理加速引擎。
這些項目相對于現有處理器的表現如何還有待觀察，但此舉說明了 RISC-V 生態系統的增長和雄心。
結論
盡管 RISC-V 不太可能很快取代現有的芯片架構，但 RISC-V 內核在異構 SoC 和封裝中的增長表明這種開源指令集架構正變得越來越主流。RISC-V 的優勢包括定制和再定制的能力，以及設計完成后無需支付版稅的事實。此外，由于大量公司和工程師在開源代碼上進行合作，它可以提供安全優勢。
同時，RISC-V集成并不簡單，需要更多的應用來管理核心質量和驗證。隨著這個快速發展的生態系統的成熟，它肯定會展現出新的優勢和挑戰。
更多信息可以來這里獲取==>>電子技術應用-AET<<
