基于PCIe Gen5的低成本Coupon設計
2022年電子技術應用第6期
劉 濤，宗艷艷，王乾輝，秦玉倩，田民政，余華國
浪潮電子信息產業股份有限公司，山東 濟南250101
摘要： 數字技術發展日新月異，新一代服務器產品中，PCIe Gen5信號速率已經達到32 Gb/s，為了確保其信號完整性設計，單板損耗監控必不可少，優良的Coupon設計因此顯得尤為重要。傳統Coupon多采用Litek探頭技術，以折線方式布線，盡管技術成熟，但存在占用空間大，數據穩定性差等問題。從產品設計的低成本需求出發，對PCIe Gen5信號的低成本Coupon設計展開研究，結合差分繞線理論分析以及仿真數據，對幾種不同繞線方式進行分析對比，選擇了一種低空間占有率且高可靠性的Coupon布線方式，并對測試治具進行了改進。實驗結果表明，提出的Coupon設計方法不僅比傳統方法占用空間少，而且數據穩定性更高，更加有利于Coupon的低成本、高可靠性設計。
中圖分類號： TN402
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.211960
中文引用格式： 劉濤，宗艷艷，王乾輝，等. 基于PCIe Gen5的低成本Coupon設計[J].電子技術應用，2022，48(6)：116-120.
英文引用格式： Liu Tao，Zong Yanyan，Wang Qianhui，et al. Low-cost Coupon design based on PCIe Gen5 signal[J]. Application of Electronic Technique，2022，48(6)：116-120.
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.211960
中文引用格式： 劉濤，宗艷艷，王乾輝，等. 基于PCIe Gen5的低成本Coupon設計[J].電子技術應用，2022，48(6)：116-120.
英文引用格式： Liu Tao，Zong Yanyan，Wang Qianhui，et al. Low-cost Coupon design based on PCIe Gen5 signal[J]. Application of Electronic Technique，2022，48(6)：116-120.
Low-cost Coupon design based on PCIe Gen5 signal
Liu Tao，Zong Yanyan，Wang Qianhui，Qin Yuqian，Tian Minzheng，Yu Huaguo
Inspur Electronic Information Industry Co.，Ltd.，Jinan 250101，China
Abstract： The development of digital technology is changing rapidly. In the new generation of server products, the PCIe Gen5 signal rate has reached 32 Gb/s. In order to ensure its signal integrity design, single-board loss monitoring is essential, and a good Coupon design is therefore particularly important. Traditional Coupons mostly use Litek probe technology, and wiring in a broken line. Although the technology is mature, there are still many problems such as large space occupation and poor data stability. Based on the low-cost requirements of product design, this paper researches on the low-cost Coupon design of PCIe Gen5 signal. Different wiring methods are analyzed and compared through theoretical analysis and simulation. Then the high-reliability Coupon wiring method is selected which can also takes up less space. The test fixture is also optimized which can also improve data stability. Experimental results show that the Coupon design method proposed in this paper not only takes up less space than traditional methods, but also has higher data stability. Therefore, this method is more conducive to the low-cost and high-reliability design of Coupons.
Key words : PCIe；32 Gb/s；Coupon；phase difference；test verification
0 引言
互聯網技術飛速發展，萬物高速互連早已成為不可逆轉的發展趨勢，為了滿足日益增長的數據存儲、傳輸與交換需求，信號速率也正在以前所未有的速度進行升級換代，以服務器系統中代表性的PCIe總線為例，信號經歷了從第一代產品的2.5 Gb/s速率，到如今主推的第五代32 Gb/s速率，乃至即將發行的第六代64 Gb/s速率的飛速革新[1]。盡管速率提升可以有力推動數字技術發展，卻也帶來了一系列的困難和挑戰，對于SI工程師來說，如何在高度集成的復雜電子系統中保證高速信號質量，完成信號完整性設計，成為了越來越突出的重難點問題。
所謂信號完整性設計，就是要對引起高速信號失真的各種因素進行優化，盡量減少信號失真，保證其能準確傳遞信息。引起信號失真的因素主要包括信號網絡之間產生的串擾問題，以及信號自身傳輸媒介引起的反射和損耗問題[2]。因為傳輸路徑存在等效串聯和并聯電阻，信號在此媒介中傳輸時必然會有一定的能量損耗，通常高頻分量損耗比低頻分量大，導致了信號上升邊退化現象，引起符號間干擾(ISI)和眼圖塌陷等一系列問題[3]。新一代服務器產品中，PCIe Gen5信號速率高達32 Gb/s，損耗引起的上升邊退化問題尤為嚴重，必須進行優化設計。
本文詳細內容請下載：http://www.jysgc.com/resource/share/2000004433。
作者信息：
劉 濤，宗艷艷，王乾輝，秦玉倩，田民政，余華國
(浪潮電子信息產業股份有限公司，山東 濟南250101)
此內容為AET網站原創，未經授權禁止轉載。