| 基于PCIe Gen5的低成本Coupon設計 | |
| 所屬分類：技術論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：793 K | |
| 標簽： PCIe 32 Gb/s Coupon | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：數(shù)字技術發(fā)展日新月異，新一代服務器產(chǎn)品中，PCIe Gen5信號速率已經(jīng)達到32 Gb/s，為了確保其信號完整性設計，單板損耗監(jiān)控必不可少，優(yōu)良的Coupon設計因此顯得尤為重要。傳統(tǒng)Coupon多采用Litek探頭技術，以折線方式布線，盡管技術成熟，但存在占用空間大，數(shù)據(jù)穩(wěn)定性差等問題。從產(chǎn)品設計的低成本需求出發(fā)，對PCIe Gen5信號的低成本Coupon設計展開研究，結(jié)合差分繞線理論分析以及仿真數(shù)據(jù)，對幾種不同繞線方式進行分析對比，選擇了一種低空間占有率且高可靠性的Coupon布線方式，并對測試治具進行了改進。實驗結(jié)果表明，提出的Coupon設計方法不僅比傳統(tǒng)方法占用空間少，而且數(shù)據(jù)穩(wěn)定性更高，更加有利于Coupon的低成本、高可靠性設計。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2