高速大容量DDR微系統過孔串擾研究
2021年電子技術應用第11期
張景輝，曾燕萍，王夢雅，周倩蓉，閆傳榮
中國電子科技集團公司第五十八研究所，江蘇 無錫214072
摘要： 隨著高速數字微系統中DDR總線信號傳輸速率與系統集成度的不斷提高，過孔串擾問題成為影響系統信號完整性的不可忽視的因素之一。基于電磁耦合理論，通過建模仿真方法量化分析了過孔串擾的主要影響因素以及串擾噪聲對信號質量的影響，在此基礎上提出了過孔設計的主要原則以及減小串擾噪聲的優化設計方法；介紹了一種正反面腔體結構系統級封裝的信號處理微系統基板，結合JEDEC標準對DDR3總線進行了仿真分析與評估，通過以上方法優化過孔串擾大大改善了DDR總線的信號完整性，驗證了該方法的正確性與有效性。
中圖分類號： TN405.97
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.211356
中文引用格式： 張景輝，曾燕萍，王夢雅，等. 高速大容量DDR微系統過孔串擾研究[J].電子技術應用，2021，47(11)：100-104.
英文引用格式： Zhang Jinghui，Zeng Yanping，Wang Mengya，et al. Research on via crosstalk in high speed and large capacity DDR microsystems[J]. Application of Electronic Technique，2021，47(11)：100-104.
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.211356
中文引用格式： 張景輝，曾燕萍，王夢雅，等. 高速大容量DDR微系統過孔串擾研究[J].電子技術應用，2021，47(11)：100-104.
英文引用格式： Zhang Jinghui，Zeng Yanping，Wang Mengya，et al. Research on via crosstalk in high speed and large capacity DDR microsystems[J]. Application of Electronic Technique，2021，47(11)：100-104.
Research on via crosstalk in high speed and large capacity DDR microsystems
Zhang Jinghui，Zeng Yanping，Wang Mengya，Zhou Qianrong，Yan Chuanrong
China Electronics Technology Group Corporation No.58 Research Institute，Wuxi 214072，China
Abstract： With the rapid increase of signal transmission rate and integration in high speed and large capacity digital microsystems, the influence of via crosstalk on signal integrity is becoming more and more prominent. Based on electromagnetic coupling theory, factors on via crosstalk and the influence of crosstalk noise on signal integrity are simulated and analyzed quantitatively by establishing simulation models. And some principles of via design and measures to decrease crosstalk noise are proposed. DDR3 bus in a microsystem in SiP(System in Package) technology, in which DDR units are mounted on both faces, is simulated and analyzed based on JEDEC DDR3 standard. Signal integrity of DDR bus is improved distinctly by reducing via crosstalk in a proper and effective measure proposed in this paper.
Key words : via crosstalk；microsystem；DDR；signal integrity
0 引言
采用并行傳輸技術的雙倍速率同步動態隨機存儲器(Double Data Rate Synchronous Dynamic Random Access Memory，DDR SDRAM)是現代高速數字系統的主流應用，主控芯片與DDR存儲器之間互聯結構的信號完整性是保證整個系統運行的關鍵。DDR拓撲的走線方式、阻抗匹配、端接方式、傳輸線的反射與串擾等問題是決定DDRx并行總線信號完整性的關鍵因素，也是系統設計研究的重點[1-3]。
隨著現代數字系統數據傳輸速率越來越高，系統布線越來越密集，信號之間的串擾問題越來越突出[1]。對于信號串擾的研究主要集中在連接器、芯片封裝與近間距的平行走線之間，過孔間的串擾問題是容易被忽略的因素。然而，對于采用系統級封裝(System in Package，SiP)[4-5]的高速大容量DDR微系統來說，系統集成度進一步提高，高速多層過孔普遍存在，造成過孔Z方向長度遠大于水平方向的間距，過孔串擾成為不可忽視的問題。
本文詳細內容請下載：http://www.jysgc.com/resource/share/2000003836。
作者信息：
張景輝，曾燕萍，王夢雅，周倩蓉，閆傳榮
(中國電子科技集團公司第五十八研究所，江蘇 無錫214072)
此內容為AET網站原創，未經授權禁止轉載。