今天，5G蜂窩創(chuàng)業(yè)公司EdgeQ宣布在其顧問委員會中增加了兩個新成員——前高通首席執(zhí)行官Paul Jacobs和高通前首席技術官Matt Grob。他們的任務是通過利用和擴展開放式硬件RISC-V設計，將5G蜂窩基站的總體擁有成本（TCO）降低一半。

　　傳統(tǒng)上，無線訪問網(wǎng)絡（RAN）設備傾向于封閉式設計并具有高度專有性，就像消費類Wi-Fi和網(wǎng)絡硬件一樣，它們依賴于具有供應商提供的驅(qū)動程序和固件的封閉式ASIC。這樣的封閉式設計通常無法升級以適應新的協(xié)議和用例，例如，通常必須完全更換為4G網(wǎng)絡設計的無線電單元或分布式單元，以便為5G設備提供服務。

　　相比之下，供應商可以實施自己的OpenRAN解決方案，該解決方案通常在硬件上實現(xiàn)較少的功能，而在Linux等傳統(tǒng)操作系統(tǒng)上運行的軟件則實現(xiàn)更多的功能。但是正確地實現(xiàn)這樣的O-RAN需要非常深的協(xié)議專業(yè)知識才能正確使用，并且一旦完成，維護起來往往非常耗電并且昂貴。

　　EdgeQ的方法是有效地劃分傳統(tǒng)的封閉式芯片方法與昂貴的O-RAN之間的差異。EdgeQ獲得了RISC-V CPU參考設計的許可，并增加了新的硬件指令，以加速處理4G和5G通信及信號處理所需的計算量大的矢量數(shù)學運算。

　　EdgeQ首席執(zhí)行官Vinay Ravuri表示，該公司的創(chuàng)新方法將功耗從100W（使用基于Xeon的解決方案）降低到10W，幾乎所有工作都在EdgeQ SoC本身中完成。在蜂窩塔的DU中，這意味著可以將用于硬件學習加速，計時器同步，F(xiàn)EC加速，前端和中端傳輸以及L1處理的單獨硬件壓縮到單個EdgeQ SoC中，并且將其TCO降低50％。

　　由于5G信號處理和通信所需的向量數(shù)學指令與機器學習任務所需的向量數(shù)學指令基本相同，因此EdgeQ CPU中多余的處理能力可以分配給本地ML處理。根據(jù)Ravuri的說法，蜂窩通信是一個突發(fā)性的工作量，CPU大部分時間都在閑置。RISC-V CPU的內(nèi)核可以直接分區(qū)，有些可以分配給4G / 5G，有些可以分配給ML，或者可以在服務質(zhì)量（QoS）管理的基礎上分配工作負載。

　　我們認為EdgeQ設計的最重要部分是靈活性。通過向客戶提供對其RISC-V SoC的真正C / C ++訪問，EdgeQ不僅實現(xiàn)了創(chuàng)新，而且還實現(xiàn)了未來的適應性。這樣的系統(tǒng)可以就地更新，以適應將來的協(xié)議升級，而靈活性較差的系統(tǒng)則需要“forklift upgraded”，這意味著您可以將舊的系統(tǒng)抬起，滑入新的系統(tǒng)，然后將舊的系統(tǒng)運回回收站。

　　EdgeQ并不是這個通用領域中唯一的公司——硬盤供應商Western Digital和Seagate都已開始在即將到來的某些硬件設計中實施RISC-V設計，并且出于類似的原因也一直在這樣做。我們希望看到RISC-V設計繼續(xù)擴展到以前的封閉式芯片空間，尤其是在消費者Wi-Fi世界中，隨著協(xié)議的改變，其更大的可編程性可能會緩解電子廢物的增長。