5G、AI、云端運算等高效運算需求持續增加，驅動半導體先進制程的發展，在半導體微縮技術難度與研發成本不斷提高下，半導體先進制程逐漸成為被少數IC制造廠壟斷的技術，也驅動了臺積電、三星與英特爾等近年在先進制程的競逐。

　　過去50多年來，IC制造廠主要遵循著摩爾定律，意即固定面積的電晶體數量每二年達到倍增，持續推動半導體制程微縮，其中最主要的重點技術就是定義晶體管特征尺寸大小的微縮技術。隨著制程微縮的持續推動，代表晶體管尺寸的微影技術節點不斷縮小，從1980年代的微米等級，持續進化到2004年以后的納米等級，乃至于2020年臺積電與三星導入量產的5納米。

　　微縮技術節點的推進，主要依循全球主要IC制造相關協會聯合擬定的國際半導體技術道路圖（ITRS）。2004年進入90納米節點后，面臨持續微縮的技術挑戰與成本壓力，ITRS參與成員、也就是主要IC制造商陸續退出先進制程研發，從2001年的19家逐漸減少到2016年的五家：臺積電、英特爾、三星、GlobalFoundries以及聯電，中國大陸的中芯則緊追在后，確立了半導體專業代工產業生態，芯片規格也不再由IC制造商所主導，而是由系統需求、IC設計業者與IC制造商共同決定。

　　ITRS也在2017年功成身退，取而代之的是更著重于新系統需求的國際元件與系統路線圖（IRDS），隨著聯電及GlobalFoundries相繼在2017及2018年宣布放棄7納米以下制程研發，全球半導體先進制程最終聚焦在臺積電、英特爾與三星三家大廠。

　　在先進制程技術的發展中，英特爾在早年處于絕對領先的地位，技術超越臺積電與三星一個世代。然而，在2014年進入14納米制程后，英特爾在下一世代10納米技術節點的研發陷入瓶頸，而臺積電與三星趁勢迎頭趕上，于2018年分別導入7奈米量產制程，并于2020年先后導入5納米量產制程。

　　英特爾雖于2019年導入了10奈米量產制程，但已落后臺積電與三星一年左右，并影響自制高階芯片的產能與競爭力，為遏制高階芯片的市占率滑落，英特爾在積極投入下一個技術節點研發的同時，也不得不對委托臺積電或三星來完成部分芯片制作的方案，進行審慎的評估。

　　在晶體管結構選擇方面，目前臺積電、英特爾、三星都采用鰭式場效應晶體管（FinFET）結構，而下一世代的晶體管結構是所謂的環繞式閘極（GAA）結構，藉由更大的閘極接觸面積提升對電晶體導電通道的控制能力，從而降低操作電壓、減少漏電流，有效降低芯片運算功耗與操作溫度。

　　技術領先的臺積電在3納米節點則預計持續采用FinFET結構，并規劃在2納米節點才導入GAA結構，但落后的三星與英特爾，則選擇在下一技術節點（三星在3納米，英特爾在5納米）就導入GAA結構，試圖藉由GAA結構的優勢提升晶片的效能，來因應與臺積電之間的競爭，三星更是規劃提前于2021年導入3納米GAA量產制程，在技術節點的突破時程上再次取得領先地位。

　　為達成芯片運算效能的持續提升，摩爾定律要求每二年固定面積的晶體管數量倍增，但是，隨著技術節點的推進，微影技術以及搭配的薄膜、蝕刻等技術挑戰與研發成本持續高漲，歷經50余年的摩爾定律已經面臨極限。以臺積電與三星為例，每一技術節點的尺寸微縮已經無法達到晶體管數量倍增的目標，必須藉由新的方法增加晶體管的密度。

　　根據IRDS的規劃，在2021～2022年以后，FinFET結構將被GAA結構所取代，而半導體先進制程將會邁入2納米技術節點，但在此之后，制程微縮的難度與成本將會難以承受，取而代之的是在相同的技術節點中發展新的晶體管結構，其中主流的技術發展方向，就是透過晶體管的向上堆疊增加電晶體的數量與密度，再下一步則是透過調整晶體管上方的金屬內連線結構，壓縮內連線空間形成更密集的電路交錯堆疊，以縮小邏輯單元的整體面積。預期未來10年，晶體管與內連線堆疊技術將是半導體制程研發的主要方向，需要IC設計、制程、材料、封裝以及制程設備等所有相關技術的密切配合。

　　摩爾定律面臨極限，以金屬氧化物半導體場效應晶體管（MOSFET）為主的硅晶體管在2納米技術節點之后已面臨技術與成本的雙重瓶頸，新的晶片結構如晶體管與內連線的3D堆疊設計已被確立為未來十年的發展重點。

　　面對芯片運算效能提升的需求，IC制造業者必須持續投入研發，而在既有制程技術的精進以外，新結構、新材料或新元件物理的發展將是新的競逐重點。