目前市面上有三款基于臺積電 5nm 工藝（N5）的芯片，分別是華為 Mate 40 Pro 中的 Kirin 9000 5G SoC、蘋果 iPhone 12 系列智能機中的 A14 SoC、以及 Apple Silicon Mac 中使用的 M1 SoC 。現(xiàn)在，這份列表中又迎來了新的一員，它就是 Marvell 的 112G SerDes 連接芯片。

　　現(xiàn)代網(wǎng)絡(luò)基礎(chǔ)架構(gòu)依賴于高速的 SerDes 連接，并且能夠以各種速率和不同協(xié)議下工作（比如以太網(wǎng)、光纖、存儲和連接結(jié)構(gòu)）。

　　此前的產(chǎn)品已支持高達 56G 的連接，但最新 IP 已支持將它翻倍。盡管 Marvell 并不是第一家提供 112G 連接方案的廠商，但卻是首個采用了 5nm 制程的企業(yè)。

　　與競品相比，其不僅滿足各種標(biāo)準(zhǔn)、還具有更低的能耗和錯誤率，對高速、高可靠性的基礎(chǔ)架構(gòu)應(yīng)用有相當(dāng)實際的意義。

　　Marvell 宣稱，其新方案可顯著降低每比特位傳輸?shù)哪芎模^基于臺積電 7nm 工藝（N7）的競品低了 25%，并且具有嚴(yán)格的功率 / 熱約束、以及大于 40dB 的插入損耗。

　　通常數(shù)據(jù)支持基于一系列 0 或 1 操作位的 NRZ 調(diào)制，但 Marvell 啟用了 2 比特位的操作（00、01、10 或 11），又稱 PAM4 脈沖幅度調(diào)制。這樣可讓帶寬輕松翻倍，但也確實需要一些額外的電路。

　　作為一個面向未來的技術(shù)，一些人可能已經(jīng)知道英偉達 RTX 3090 就使用了基于 7nm 工藝的 PAM4 信號調(diào)制，可讓美光 GDDR6X 閃存芯片提供超過 1000 GB/s 的帶寬。如有必要，還可以 NRZ 模式運行、以降低功耗。

　　Marvell 表示，其已同多個市場的 ASIC 定制客戶進行了部署 112G SerDes 方案的接洽，此外該公司還將支持一整套基于 5nm 的 PHY、交換機、DPU、定制處理器、控制器、加速器等產(chǎn)品的方案。