文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.200063
中文引用格式： 馬力科. 一種低成本VPX背板總線測試設備[J].電子技術應用，2020，46(10)：69-72，78.
英文引用格式： Ma Like. A low cost test equipment for high speed bus on VPX backplane[J]. Application of Electronic Technique，2020，46(10)：69-72，78.
0 引言
隨著高速數據總線在嵌入式信號處理領域的廣泛使用，嵌入式系統歷經了從并行總線PCI、CPCI、VME、VXS，到高速串行總線CPCIe、VPX的演進。特別是自2006年VITA46系列VPX基本標準規范發布以來，VITA組織此后又陸續發布了VITA48 REDI加固增強機械設計規范，對VPX結構加固和散熱進行了規范，解決了由于模塊性能提高帶來的功耗增加問題并提供了相應的風冷和加固導冷措施；而VITA65 OpenVPX規范進一步對VPX的機械尺寸、供電方式、散熱方式和通信協議進行了規定，并補充了背板、模塊等的標準架構，真正成為了一種具有開放式架構的信號處理平臺。最新的VPX規范已更新至VITA65.1[1]。
VPX由于其平臺靈活性、更高的傳輸帶寬和靈活的交換能力，得到了廣泛的推廣，而VPX之所以具有如此強大的通信帶寬和交換能力，其核心在于其采用了高速串行數據總線。高速串行總線以低壓差差分信號傳輸，可通過單線1x或多線2x、4x、8x、16x等方式傳輸，且單線傳輸速率可覆蓋1.25 Gb/s~12.5 Gb/s以上[2]。當數據信號傳輸速率達到Gb/s數量級以上后，高速信號完整性設計就是不可忽略的了，而如何對高速機箱背板的信號完整性進行測試驗證，將是決定系統和設備是否可以可靠使用的關鍵[3]。
針對這一問題，傳統的信號完整性測試方法，需要若干臺價格昂貴的儀器設備測試，價格超過百萬元，還只能每次測試一對信號線，測試效率低。本文針對VPX高速背板的特征，提出了一種低成本的VPX背板高速串行總線測試方法，可方便地一次性對多根高速信號線進行物理層、鏈路層、協議層測試，更加貼近實際使用環境，既靈活又節約了成本。
本文詳細內容請下載:http://www.jysgc.com/resource/share/2000003024
作者信息:
馬力科
(中國電子科技集團公司第十研究所，四川 成都610036)