如今半導(dǎo)體的制程工藝已經(jīng)進(jìn)步到了7nm，再往后提升會(huì)越來越難。想要提升芯片性能還可以從晶圓封裝上下文章。

此前臺(tái)積電曾推出過CoWoS（Chip on Wafer on Substrate）封裝技術(shù)，將邏輯芯片和DRAM 放在硅中介層（interposer）上，然后封裝在基板上。這是一種2．5D／3D封裝工藝，可以讓芯片尺寸更小，同時(shí)擁有更高的I／O帶寬。不過由于成本較普通封裝高了數(shù)倍，目前采用的客戶并不多。

3月3日，臺(tái)積電宣布將與博通公司聯(lián)手推出增強(qiáng)型的CoWoS解決方案，支持業(yè)界首創(chuàng)的兩倍光罩尺寸（2Xreticlesize）之中介層，面積約1，700平方毫米。

新的增強(qiáng)型CoWoS平臺(tái)能夠容納將多個(gè)邏輯系統(tǒng)單晶片（SoC），最高提供96GB的HBM內(nèi)存（6片），帶寬高達(dá)2．7TB／s。相較于前代CoWoS提升了2．7倍。如果是和PC內(nèi)存相比，提升幅度在50～100倍之間。

臺(tái)積電表示此項(xiàng)新世代CoWoS平臺(tái)能夠大幅提升運(yùn)算能力，藉由更多的系統(tǒng)單芯片來支援先進(jìn)的高效能運(yùn)算系統(tǒng)，并且已準(zhǔn)備就緒支援臺(tái)積電下一代的5納米制程技術(shù)。

博通Engineering for the ASIC Products Division副總裁GregDix表示，很高興能夠與臺(tái)積電合作共同精進(jìn)CoWoS平臺(tái)，解決許多在7nm及更先進(jìn)制程上的設(shè)計(jì)挑戰(zhàn)。

作者：流云