在今天開幕的科技創新論壇會議上，臺積電研發負責人、技術研究副總經理黃漢森除了探討未來半導體工藝延續到0.1nm的可能之外，還宣布了一個重要消息——臺積電已經啟動2nm工藝研發，預計四年后問世。
在臺積電目前的工藝規劃中，7nm工藝去年已經量產，7nm+首次引入EUV極紫外光刻技術，目前已經投入量產；
6nm只是7nm的一個升級版，明年第一季度試產；
5nm全面導入EUV極紫外光刻，已經開始風險性試產，明年底之前量產，蘋果A14、AMD五代銳龍(Zen 4都有望采納)，之后還有個增強版的N5P工藝。
3nm有望在2021年試產、2022年量產。
在3nm之后就要進入2nm工藝了，實際上臺積電今年6月份就宣布研發2nm工藝了，工廠設置在位于臺灣新竹的南方科技園，預計2024年投入生產。
按照臺積電給出的指標，2nm工藝是一個重要節點，Metal Track(金屬單元高度)和3nm一樣維持在5x，同時Gate Pitch(晶體管柵極間距)縮小到30nm，Metal Pitch(金屬間距)縮小到20nm，相比于3nm都小了23％。
不過臺積電沒有透露2nm工藝所需要的技術和材料，性能、功耗等指標更是無從談起。
本站內容除特別聲明的原創文章之外，轉載內容只為傳遞更多信息，并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經濟損失。聯系電話：010-82306118；郵箱：aet@chinaaet.com。