0 引言

    傳感器檢測系統(tǒng)大量應(yīng)用于低速、精密測量等領(lǐng)域，如現(xiàn)有的工業(yè)、民用儀器儀表中，在如此精密的系統(tǒng)中需要一種高精度、低功耗、低成本的模數(shù)轉(zhuǎn)換器將未知的模擬信號(hào)轉(zhuǎn)換為已知的數(shù)字信號(hào)^[1]。一般的傳感器檢測系統(tǒng)如圖1所示，傳感器感受外界微弱的模擬信號(hào)，然后經(jīng)過放大器放大后進(jìn)入高精度的A/D轉(zhuǎn)換器系統(tǒng)，轉(zhuǎn)換后得到的數(shù)字信號(hào)由后續(xù)的數(shù)字系統(tǒng)處理。此系統(tǒng)中最常用的模數(shù)轉(zhuǎn)換器有Sigma-Delta ADC和Dual slope ADC，前者的精度很高(最高可達(dá)到24位)^[2]，但是功耗和成本也相對(duì)較高，Dual slope ADC 分辨率也很高，傳統(tǒng)結(jié)構(gòu)可達(dá)到22位，而且還具有功耗低、成本低等特點(diǎn)。但是高精度時(shí)轉(zhuǎn)換時(shí)間過長，且積分電路需要依賴大的分布電容^[3]。本文的hybrid ADC不僅可以達(dá)到很高的分辨率，還借助SAR ADC的結(jié)構(gòu)改善了雙積分ADC的轉(zhuǎn)換速度，同時(shí)也減小了對(duì)分布電容的依賴性。

1 基本原理

    此Hybrid ADC系統(tǒng)結(jié)合了SAR ADC和雙積分ADC各自的結(jié)構(gòu)優(yōu)勢。它的實(shí)質(zhì)是基于Two Step ADC的轉(zhuǎn)換原理，一個(gè)基本的n+m位奈奎斯特ADC的轉(zhuǎn)換過程可以用數(shù)學(xué)公式表示為：

    由式(2)可以看出此n+m位ADC的轉(zhuǎn)換公式可以拆分成兩個(gè)A/D轉(zhuǎn)換公式，一個(gè)n位主ADC的轉(zhuǎn)換公式為：

其中V_in是整個(gè)系統(tǒng)的未知輸入電壓，V_ref是整個(gè)系統(tǒng)的參考電壓。另一個(gè)m位子ADC的轉(zhuǎn)換公式為：

其中，V_in1為n位主ADC轉(zhuǎn)換后的電壓殘差，而此時(shí)m位子ADC的參考電壓為：

    此Hybrid ADC的n位主ADC采用改進(jìn)的雙積分結(jié)構(gòu)，m位子ADC采用SAR ADC的結(jié)構(gòu)。系統(tǒng)開始工作時(shí)先進(jìn)行n位雙積分ADC的轉(zhuǎn)換，將轉(zhuǎn)換完成后的殘差電壓作為m位SAR ADC的未知輸入信號(hào)。整個(gè)過程等效實(shí)現(xiàn)了n+m位的轉(zhuǎn)換。

    系統(tǒng)中的m位SAR ADC系統(tǒng)結(jié)構(gòu)如圖2所示，其中C是單位電容，最右端的電容為終端匹配電容。第一個(gè)工作過程為采樣模式：此時(shí)電容陣列的上極板通過開關(guān)k1連接模擬地（V_cm），下極板連接輸入電壓V_in；第二個(gè)工作過程為保持模式：此時(shí)k1斷開，電容陣列的下極板全部接地；第三個(gè)過程為轉(zhuǎn)換模式：此時(shí)除終端匹配電容外的所有電容受到SAR邏輯控制，從最高位MSB開始，每一位分別連接至V_ref實(shí)現(xiàn)對(duì)模擬電壓的逼近。

    采用此結(jié)構(gòu)的優(yōu)勢在于：通過邏輯控制SAR ADC的電容陣列，可以提取出n位雙積分ADC轉(zhuǎn)換的電壓殘差。在SAR ADC的轉(zhuǎn)換模式完成后，將終端電容下極板連接到V_ref，其余所有電容的下極板連接到地。此時(shí)簡化的等效電路如圖3所示，此電路可以容易地提取出電壓殘差。

    由基本的電容串聯(lián)分壓理論求得：

    DAC電容陣列的上下極板的電荷守恒可以得到：

    而V₁就是n位雙積分ADC轉(zhuǎn)換后的電壓殘差V_in1，此電壓恰好可以作為m位SAR ADC的輸入信號(hào)。

2 系統(tǒng)結(jié)構(gòu)

    基于以上原理，設(shè)計(jì)了一款16位Hybrid ADC，其中8位雙積分ADC作為主ADC，8位 SAR ADC作為子ADC。系統(tǒng)框圖如圖4所示，主要由雙積分模塊、SAR ADC、鎖存器、數(shù)字控制邏輯幾部分組成。

    整個(gè)16位Hybrid ADC的轉(zhuǎn)換分為兩個(gè)過程。首先，輸入信號(hào)先通過雙積分ADC進(jìn)行轉(zhuǎn)換，此過程與傳統(tǒng)的雙積分ADC的工作過程相似。轉(zhuǎn)換完成后，通過鎖存器將得到的8位二進(jìn)制碼存儲(chǔ)起來；然后，通過數(shù)字邏輯控制電容陣列，進(jìn)行電壓殘差的提取；最后，將提取出的電壓殘差作為8位SAR ADC的輸入信號(hào)再進(jìn)行轉(zhuǎn)換，整個(gè)過程僅用了8位積分式ADC的轉(zhuǎn)換時(shí)間，而等效實(shí)現(xiàn)了16位ADC的轉(zhuǎn)換。

    相對(duì)于現(xiàn)有的幾種ADC，此結(jié)構(gòu)的創(chuàng)新之處有：

    (1)部分采用了雙積分ADC和SAR ADC的結(jié)構(gòu)，利用各自的優(yōu)點(diǎn)來彌補(bǔ)對(duì)方的不足。

    (2)由于采用了多路復(fù)用的工作方式，對(duì)于電壓殘差的提取僅通過簡單的數(shù)字控制邏輯而得到，沒有明顯增加電路的復(fù)雜度。

3 電路設(shè)計(jì)

    如果n位雙積分ADC轉(zhuǎn)換后的殘差電壓比較小，后續(xù)的比較器可能無法分辨^[3]，這會(huì)直接導(dǎo)致m位SAR ADC轉(zhuǎn)換失敗。為了解決這個(gè)問題，本系統(tǒng)對(duì)傳統(tǒng)的雙積分結(jié)構(gòu)進(jìn)行了改進(jìn)，引入了自動(dòng)補(bǔ)償電路，如圖5所示，通過開關(guān)控制有效積分電阻和電容的值，從而改變積分的時(shí)間常數(shù)。如果輸入信號(hào)電壓V_in比較小，此時(shí)開關(guān)S1、S3受數(shù)字邏輯控制而閉合，電阻R1與R2并聯(lián)，電容C1與C2串聯(lián)，這將導(dǎo)致等效積分電阻、電容的值減小，所以積分器的增益1/RC增大，輸出信號(hào)幅度從新變大，減小了比較器分辨力的設(shè)計(jì)壓力，也保證了后續(xù)的SAR ADC能夠正常工作。

    整個(gè)系統(tǒng)中的運(yùn)放采用了高增益的折疊共源共柵結(jié)構(gòu)，因?yàn)榇薍ybrid ADC要求能夠處理0.5 V～4.5 V的輸入信號(hào)，這就要求運(yùn)放的輸入共模范圍大于4 V，為了增大輸入共模范圍，選擇了軌到軌運(yùn)放的結(jié)構(gòu)^[6]，具體實(shí)現(xiàn)電路如圖6所示。在0.25 μm工藝下，對(duì)此運(yùn)放進(jìn)行仿真，其增益和相位曲線如圖7所示，由圖可知運(yùn)放的增益達(dá)到118 dB，相位裕度大于70°，單位增益帶寬達(dá)到100 MB。

4 系統(tǒng)仿真結(jié)果

    在0.25 μm工藝下，對(duì)搭建的16位Hybrid ADC系統(tǒng)進(jìn)行瞬態(tài)仿真，系統(tǒng)時(shí)鐘頻率為25 MHz，輸入信號(hào)頻率為5 kHz時(shí)，將此16(m=n=8)位ADC的輸出數(shù)字信號(hào)導(dǎo)入到MATLAB中進(jìn)行FFT運(yùn)算，結(jié)果如圖8所示，信噪比SNR可達(dá)到90 dB，有效位數(shù)約為15位，其中的誤差主要來自于數(shù)字控制邏輯。若采用n=11位主ADC，m=11位子ADC 的結(jié)構(gòu)，此Hybrid ADC的有效位數(shù)可以達(dá)到20 bit的精度，不過隨著位數(shù)的增高，仿真需要大量的時(shí)間。

    相對(duì)于現(xiàn)有的幾種ADC，此Hybrid ADC具有以下優(yōu)點(diǎn)：(1)由于部分采用了積分式ADC的結(jié)構(gòu)，使得此Hybrid ADC能達(dá)到更高的分辨率，而且減小了積分式ADC對(duì)大積分電容的依賴性。(2)由于部分采用了SAR ADC的結(jié)構(gòu)，使得此ADC的轉(zhuǎn)換速率遠(yuǎn)遠(yuǎn)快于傳統(tǒng)的積分式ADC。(3)此系統(tǒng)采用了復(fù)用的工作模式，從而使得芯片的功耗不會(huì)明顯增大。

5 結(jié)論

    此Hybrid ADC系統(tǒng)采用了兩步轉(zhuǎn)換的工作方式，結(jié)合了雙積分ADC和SAR ADC的結(jié)構(gòu)優(yōu)勢，不僅使得分辨率得以提高，而且轉(zhuǎn)換速率也比積分式ADC提高很多；同時(shí)系統(tǒng)中還引入了自動(dòng)補(bǔ)償?shù)姆椒▽?duì)傳統(tǒng)結(jié)構(gòu)進(jìn)行改進(jìn)，從根本上改善了傳統(tǒng)的雙積分ADC需要大的分布電容的缺點(diǎn)。值得一提的是此系統(tǒng)由于采用了復(fù)用技術(shù)，所以將會(huì)繼續(xù)保持低功耗的優(yōu)勢。此系統(tǒng)的缺點(diǎn)是數(shù)字控制邏輯比傳統(tǒng)方法更復(fù)雜，且占據(jù)的芯片面積要有所增加，所以如何找到一種簡潔有效的控制方法至關(guān)重要。此系統(tǒng)結(jié)構(gòu)將更加適合于低速、精密測量等領(lǐng)域。

參考文獻(xiàn)

[1] Razavi B.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦，等，譯.西安：西安交通大學(xué)出版社，2001.

[2] ALLEN P E，HOLBERG D R.CMOS analog circuit design[M].Second edition.Oxford University，2002.

[3] JOHNS D A，MARTIN K.Analog integrated circuit design[M].New York：iley，1997.

[4] BAKER R J.CMOS circuit design，layout and simulation[M].3rd Edition.John Wiley & Sons，Inc，2010.

[5] 羅剛.基于雙積分原理的ADC設(shè)計(jì)[D].成都：電子科技大學(xué)，2009.

[6] 趙天挺.一種CMOS 12-bit 125ksps全差分SAR ADC[D].天津：南開大學(xué)，2004.