明導(dǎo)國(guó)際(Mentor Graphics)推出最新Xpedition Package Integrator流程，此一新設(shè)計(jì)工具可打破過往積體電路(IC)、封裝和印刷電路板(PCB)間的藩籬，讓相關(guān)設(shè)計(jì)人員能輕松達(dá)成協(xié)同設(shè)計(jì)與優(yōu)化，尤其適合現(xiàn)今日益復(fù)雜的多晶片封裝。
明導(dǎo)國(guó)際系統(tǒng)設(shè)計(jì)部方法學(xué)架構(gòu)師John F. Park表示，傳統(tǒng)上，IC、封裝及電路板是三種各自不同的專業(yè)領(lǐng)域，且設(shè)計(jì)資料難以互通，因而使得總體設(shè)計(jì)成本增加。
       Park進(jìn)一步指出，物聯(lián)網(wǎng)和先進(jìn)封裝制造技術(shù)，驅(qū)使新設(shè)計(jì)方法學(xué)的誕生，如系統(tǒng)級(jí)封裝(SiP)、矽穿孔(TSV)和矽中介層(Silicon Interposer)，以及三維晶片(3D IC)的出現(xiàn)，已使晶圓廠與專業(yè)封裝測(cè)試代工廠(OSAT)間的分野日益模糊，并加重封裝成本負(fù)擔(dān)，因而亟需新的協(xié)同設(shè)計(jì)工具與方法學(xué)，以達(dá)成最佳化設(shè)計(jì)。
       據(jù)了解，Xpedition Package Integrator采用獨(dú)特的虛擬晶片模型概念，可真正實(shí)現(xiàn)IC到封裝協(xié)同優(yōu)化，以高效減少層數(shù)、優(yōu)化互連路徑，以及精簡(jiǎn)/自動(dòng)化對(duì)設(shè)計(jì)流程的控制，降低封裝基板和PCB成本。
       Park補(bǔ)充，Xpedition Package Integrator還具備在單個(gè)視圖中實(shí)現(xiàn)跨域互連視覺化，并提供功能強(qiáng)大、全面且觀易用的多模物理布局(Layout)工具，可為PCB、多晶片模組(MCM)、SiP、RF和球閘陣列(BGA)設(shè)計(jì)提供優(yōu)異的布線。
       此外，Xpedition Package Integrator設(shè)計(jì)工具充分利用其他明導(dǎo)國(guó)際的工具，例如HyperLynx訊號(hào)和電源完整性產(chǎn)品、FloTHERM計(jì)算流體動(dòng)力學(xué)(CFD)熱建模工具，以及Valor NPI基底制造檢查工具，讓設(shè)計(jì)團(tuán)隊(duì)能夠?qū)崿F(xiàn)更快、更高效的物理路徑和無縫的工具整合，從而實(shí)現(xiàn)快速的原型制作，推進(jìn)生產(chǎn)流程。