隨著電子系統設計向集成化方向發展，開關變換器芯片已經在通信、電子計算機、消費類電子產品等領域中獲得了廣泛應用，其性能要求也越來越高，所以電源管理芯片的功耗、穩定性、開關頻率、傳輸延遲等已經成為設計者的重點研究對象[1]。為了確保芯片在電源電壓波動情況下依然可以正常工作，通常需要欠壓鎖定電路對電源電壓進行監控。開關電源芯片上電啟動時，電源通過輸入端的等效電阻和電容對其充電。電源芯片的電壓逐步增加，達到芯片所設計的開啟電壓時芯片開始正常工作。開啟瞬間，若系統負載電流非常大，就有可能將芯片兩端的電壓拉至芯片開啟電壓以下，導致芯片一開啟就關斷。為了避免出現此情況，同時實現對電源電壓的監控，通常采用欠壓鎖定電路UVLO（Under Voltage Lockout）來實現對電源電壓的鎖定和監控。當電源電壓低于欠壓鎖定電路的預設值時，芯片被關斷，防止系統崩潰，以保證芯片安全并降低不必要的功耗。所以欠壓鎖定電路已成為各種電源管理芯片的一個重要部分。
    傳統的欠壓鎖定電路必須依靠外部提供基準電源Vref和偏置電流IBIAS[2-3]，導致芯片面積增大。另外，當芯片由于電源電壓過低關斷時，傳統的欠壓鎖定電路中的比較器很可能因為基準電源Vref和偏置電流IBIAS的異常而無法工作，導致欠壓鎖定電路輸出錯誤信號，從而影響整個芯片的可靠性。目前，許多參考文獻[4-5]提出了帶隙基準電壓源結構的UVLO電路，其結構簡單，性能突出，且無需外部提供基準電壓和偏置電流，但沒有較好的溫度特性。在帶隙基準電壓源結構的基礎上，本文引入了對帶隙基準電壓源的溫度高階補償功能，從而使UVLO電路在不需要外部基準電源和偏置電流的同時具有更好的溫度特性，提高了整個電源管理芯片的可靠性。

    由式（1）可知，通過設置R1、R2、Vref可以實現不同的欠壓鎖定預設點和不同遲滯區間的欠壓鎖定電路。
    傳統的欠壓鎖定電路需要外部提供基準電壓Vref和偏置電流IBIAS，這會使電源管理芯片的面積增大，成本增加。另一方面，晶體管的參數在溫度和寄生效應的影響下，使比較器的遲滯產生漂移，導致鎖定預設點發生漂移，從而影響整體電路對電源電壓的鎖定和監控。
    因此，本文提出一種基于BCD工藝的UVLO電路，在不采用外部提供基準電壓和偏置電流的前提下，利用帶隙基準電壓源結構，同時引入高階溫度補償功能，使電路具有結構簡單、面積小、功耗低、門限電壓精確、溫度敏感性低等優點。
2 具有溫度補償的欠壓鎖定電路設計及原理
2.1 欠壓鎖定電路的組成結構
    欠壓鎖定電路圖如圖2所示，晶體管Q1、Q2與R2和R3構成帶隙基準電壓源結構[4-5]，其中Q1、Q2的基極電流由電壓采樣電路來提供，這就限制了R2和R3的阻值不可太大，NPN管Qcom采用二級管連接結構，對基準進行高階溫度補償。MOS管M2、M3為其提供有源負載，M1、M2、M3、M4、M5、M6構成電流鏡；M7、R0、R1、R4形成分壓電路；INV1、INV2對比較器的輸出波形進行整形和緩沖。

    圖4給出了遲滯電壓隨溫度的變化。當T=25 ℃時，VDDL=5.6 V，VDDH=8.2 V，遲滯區間為2.6 V。當溫度在-30～140℃范圍內變化時，遲滯區間的最大偏移為0.3 V，大大地減小了遲滯電壓的溫度漂移。

    本文在帶隙基準電壓源結構的基礎上設計并優化了一種結構簡單的欠壓鎖定電路，使其具有高階溫度補償功能，提高了UVLO電路的溫度特性。在-30～140 ℃溫度變化范圍內，UVLO的遲滯區間為2.6 V，且最大偏移為0.3 V，有效地減小了遲滯電壓的溫度漂移，大大改善了欠壓鎖定電路的穩定性和可靠性。
參考文獻
[1] 李明駿.提高電源使用效率,降低系統功耗[J].集成電路應用，2012(2)：32-34.
[2] 吳曉波，張永良，章丹艷，等.基于BCD工藝的單片熱插拔控制集成電路設計[J].半導體學報，2006，27(5)：948-954.
[3] 周慶生，吳曉波.一種新型欠壓鎖定電路的設計[J].微電子學與計算機，2006，23(11)：199-201.
[4] 王瑾，田澤，李攀，等.一種改進的BiCMOS工藝欠壓鎖存電路的設計[J]．現代電子技術，2007，30(24)：182-184.
[5] 王銳，唐婷婷．一種BiCOMS欠壓保護電路的設計[J]．電子科技，2006(10)：76-78.
[6] 鄒雪城，韓俊峰.一種基于比例電流的欠壓保護電路的設計和實現[J].華中科技大學學報(自然科技版)，2007，35(10)：64-66.
[7] GRAY P R，HURST P J，LEWIS S H，et al.模擬集成電路的分析與設計(第4版)[M].張曉林，譯.北京：高等教育出版社，2005.
[8] 劉恩科，朱秉升，羅晉生，等.半導體物理學[M].北京：國防工業出版社，2005.