隨著電子系統(tǒng)設(shè)計(jì)向集成化方向發(fā)展，開關(guān)變換器芯片已經(jīng)在通信、電子計(jì)算機(jī)、消費(fèi)類電子產(chǎn)品等領(lǐng)域中獲得了廣泛應(yīng)用，其性能要求也越來越高，所以電源管理芯片的功耗、穩(wěn)定性、開關(guān)頻率、傳輸延遲等已經(jīng)成為設(shè)計(jì)者的重點(diǎn)研究對(duì)象[1]。為了確保芯片在電源電壓波動(dòng)情況下依然可以正常工作，通常需要欠壓鎖定電路對(duì)電源電壓進(jìn)行監(jiān)控。開關(guān)電源芯片上電啟動(dòng)時(shí)，電源通過輸入端的等效電阻和電容對(duì)其充電。電源芯片的電壓逐步增加，達(dá)到芯片所設(shè)計(jì)的開啟電壓時(shí)芯片開始正常工作。開啟瞬間，若系統(tǒng)負(fù)載電流非常大，就有可能將芯片兩端的電壓拉至芯片開啟電壓以下，導(dǎo)致芯片一開啟就關(guān)斷。為了避免出現(xiàn)此情況，同時(shí)實(shí)現(xiàn)對(duì)電源電壓的監(jiān)控，通常采用欠壓鎖定電路UVLO（Under Voltage Lockout）來實(shí)現(xiàn)對(duì)電源電壓的鎖定和監(jiān)控。當(dāng)電源電壓低于欠壓鎖定電路的預(yù)設(shè)值時(shí)，芯片被關(guān)斷，防止系統(tǒng)崩潰，以保證芯片安全并降低不必要的功耗。所以欠壓鎖定電路已成為各種電源管理芯片的一個(gè)重要部分。
    傳統(tǒng)的欠壓鎖定電路必須依靠外部提供基準(zhǔn)電源Vref和偏置電流IBIAS[2-3]，導(dǎo)致芯片面積增大。另外，當(dāng)芯片由于電源電壓過低關(guān)斷時(shí)，傳統(tǒng)的欠壓鎖定電路中的比較器很可能因?yàn)榛鶞?zhǔn)電源Vref和偏置電流IBIAS的異常而無法工作，導(dǎo)致欠壓鎖定電路輸出錯(cuò)誤信號(hào)，從而影響整個(gè)芯片的可靠性。目前，許多參考文獻(xiàn)[4-5]提出了帶隙基準(zhǔn)電壓源結(jié)構(gòu)的UVLO電路，其結(jié)構(gòu)簡單，性能突出，且無需外部提供基準(zhǔn)電壓和偏置電流，但沒有較好的溫度特性。在帶隙基準(zhǔn)電壓源結(jié)構(gòu)的基礎(chǔ)上，本文引入了對(duì)帶隙基準(zhǔn)電壓源的溫度高階補(bǔ)償功能，從而使UVLO電路在不需要外部基準(zhǔn)電源和偏置電流的同時(shí)具有更好的溫度特性，提高了整個(gè)電源管理芯片的可靠性。

    由式（1）可知，通過設(shè)置R1、R2、Vref可以實(shí)現(xiàn)不同的欠壓鎖定預(yù)設(shè)點(diǎn)和不同遲滯區(qū)間的欠壓鎖定電路。
    傳統(tǒng)的欠壓鎖定電路需要外部提供基準(zhǔn)電壓Vref和偏置電流IBIAS，這會(huì)使電源管理芯片的面積增大，成本增加。另一方面，晶體管的參數(shù)在溫度和寄生效應(yīng)的影響下，使比較器的遲滯產(chǎn)生漂移，導(dǎo)致鎖定預(yù)設(shè)點(diǎn)發(fā)生漂移，從而影響整體電路對(duì)電源電壓的鎖定和監(jiān)控。
    因此，本文提出一種基于BCD工藝的UVLO電路，在不采用外部提供基準(zhǔn)電壓和偏置電流的前提下，利用帶隙基準(zhǔn)電壓源結(jié)構(gòu)，同時(shí)引入高階溫度補(bǔ)償功能，使電路具有結(jié)構(gòu)簡單、面積小、功耗低、門限電壓精確、溫度敏感性低等優(yōu)點(diǎn)。
2 具有溫度補(bǔ)償?shù)那穳烘i定電路設(shè)計(jì)及原理
2.1 欠壓鎖定電路的組成結(jié)構(gòu)
    欠壓鎖定電路圖如圖2所示，晶體管Q1、Q2與R2和R3構(gòu)成帶隙基準(zhǔn)電壓源結(jié)構(gòu)[4-5]，其中Q1、Q2的基極電流由電壓采樣電路來提供，這就限制了R2和R3的阻值不可太大，NPN管Qcom采用二級(jí)管連接結(jié)構(gòu)，對(duì)基準(zhǔn)進(jìn)行高階溫度補(bǔ)償。MOS管M2、M3為其提供有源負(fù)載，M1、M2、M3、M4、M5、M6構(gòu)成電流鏡；M7、R0、R1、R4形成分壓電路；INV1、INV2對(duì)比較器的輸出波形進(jìn)行整形和緩沖。

    圖4給出了遲滯電壓隨溫度的變化。當(dāng)T=25 ℃時(shí)，VDDL=5.6 V，VDDH=8.2 V，遲滯區(qū)間為2.6 V。當(dāng)溫度在-30～140℃范圍內(nèi)變化時(shí)，遲滯區(qū)間的最大偏移為0.3 V，大大地減小了遲滯電壓的溫度漂移。

    本文在帶隙基準(zhǔn)電壓源結(jié)構(gòu)的基礎(chǔ)上設(shè)計(jì)并優(yōu)化了一種結(jié)構(gòu)簡單的欠壓鎖定電路，使其具有高階溫度補(bǔ)償功能，提高了UVLO電路的溫度特性。在-30～140 ℃溫度變化范圍內(nèi)，UVLO的遲滯區(qū)間為2.6 V，且最大偏移為0.3 V，有效地減小了遲滯電壓的溫度漂移，大大改善了欠壓鎖定電路的穩(wěn)定性和可靠性。
參考文獻(xiàn)
[1] 李明駿.提高電源使用效率,降低系統(tǒng)功耗[J].集成電路應(yīng)用，2012(2)：32-34.
[2] 吳曉波，張永良，章丹艷，等.基于BCD工藝的單片熱插拔控制集成電路設(shè)計(jì)[J].半導(dǎo)體學(xué)報(bào)，2006，27(5)：948-954.
[3] 周慶生，吳曉波.一種新型欠壓鎖定電路的設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī)，2006，23(11)：199-201.
[4] 王瑾，田澤，李攀，等.一種改進(jìn)的BiCMOS工藝欠壓鎖存電路的設(shè)計(jì)[J]．現(xiàn)代電子技術(shù)，2007，30(24)：182-184.
[5] 王銳，唐婷婷．一種BiCOMS欠壓保護(hù)電路的設(shè)計(jì)[J]．電子科技，2006(10)：76-78.
[6] 鄒雪城，韓俊峰.一種基于比例電流的欠壓保護(hù)電路的設(shè)計(jì)和實(shí)現(xiàn)[J].華中科技大學(xué)學(xué)報(bào)(自然科技版)，2007，35(10)：64-66.
[7] GRAY P R，HURST P J，LEWIS S H，et al.模擬集成電路的分析與設(shè)計(jì)(第4版)[M].張曉林，譯.北京：高等教育出版社，2005.
[8] 劉恩科，朱秉升，羅晉生，等.半導(dǎo)體物理學(xué)[M].北京：國防工業(yè)出版社，2005.