摘  要： 以棒材計數(shù)系統(tǒng)中計數(shù)顯示系統(tǒng)為例，介紹了一種以TMS320DM6437為控制內(nèi)核的OSD顯示技術。該方案將采集到的棒材圖像與棒材計數(shù)結果文字字符完成疊加，并通過VGA顯示器實時顯示。本方案在實際項目的系統(tǒng)中工作穩(wěn)定，字符顯示位置可靈活修改，能方便應用于實時顯示。
關鍵詞： TMS320DM6437；OSD；VGA顯示

　在工業(yè)生產(chǎn)和生活領域中，嵌入式數(shù)字視頻監(jiān)控系統(tǒng)得到廣泛應用。而在屏顯示OSD（On Screen Display）技術可幫助工作人員方便檢測工業(yè)生產(chǎn)過程狀態(tài)變化。目前，工業(yè)領域實現(xiàn)OSD技術的方法可以利用專業(yè)用OSD芯片，如FUJITSU公司的MB90092芯片，其電路設計簡單，但需專門設計軟件和硬件；也可以利用附帶OSD功能的芯片，如SigmaDesigns公司的EM8511芯片，其不需要專門的硬件設計，使用方便，只是這類芯片目前功能還不夠強大，難以工作在信息處理量大和實時性要求高的平臺。TMS320DM6437及其系列芯片是當前視頻處理系統(tǒng)主流處理器之一，本文闡述了以軟件編程方式實現(xiàn)該芯片OSD技術，簡單實用，效果優(yōu)良，很好地拓展了TMS320DM6437的顯示模塊功能。
1 OSD架構平臺
1.1 棒材計數(shù)硬件平臺
　本文以棒材計數(shù)平臺上實現(xiàn)OSD技術為例，在實現(xiàn)OSD模塊信息和視頻信息疊加時，要處理的數(shù)據(jù)量大，為了滿足實時性的要求，需要選擇一款集成度高，運算速度快的芯片。TMS320DM6437是TI公司推出的定點Davinci DSP處理器，工作主頻可達700 MHz，處理性能最高達到5 600 MIPS，含有豐富的外設資源，芯片本身具有OSD功能，這樣就不需要增加額外的硬件設計，可以通過靈活的軟件編程來實現(xiàn)視頻和嵌入的圖片疊加，為用戶提供簡便的觀測信息。
棒材計數(shù)平臺主要由DSP圖像處理模塊、CMOS圖像傳感器模塊、存儲模塊（DDR2）和視頻輸出顯示模塊組成，硬件平臺如圖1所示。

1.2 TMS320DM6437的OSD內(nèi)部數(shù)據(jù)傳輸架構
　TMS320DM6437的OSD內(nèi)部數(shù)據(jù)傳輸架構如圖2所示。OSD模塊從外部內(nèi)存中讀入視頻數(shù)據(jù)，外部內(nèi)存通常是DDR2，數(shù)據(jù)經(jīng)處理轉化為YUV格式后送人VENC。OSD模塊可處理兩個獨立的Video窗口和兩個獨立的OSD窗口，OSD模塊的相關寄存器通過視頻解碼模塊產(chǎn)生的VD信號進行嵌位，來控制顯示窗口使能、窗口縮放以及窗口的顯示坐標。

　以下兩個條件滿足時VPBE驅動程序有效。第一是在DSP/BIOS中創(chuàng)建一個VPBE驅動。主程序利用函數(shù)VENCHandle=FVID_create（"/VPBE0"，IOM_INOUT，NULL，NULL，&gioAttrs）打開一個VPBE0設備，并創(chuàng)建VENC通道。由于TI設計的GIO驅動模塊在DSP/BIOS上使用過程中存在缺陷，應用程序在對驅動程序的緩沖區(qū)進行數(shù)據(jù)處理后不能釋放緩沖區(qū)，針對這個問題可利用TI提出的FVID視頻處理模型，其能夠比較方便地分配緩沖區(qū)，因此，通過直接調(diào)用FVID_allocBuffer（）函數(shù)和FVID_exchangeBuffer（）函數(shù)申請分配和交換緩沖區(qū)，并在使用后利用FVID_deleteBuffer（）函數(shù)重新釋放緩沖區(qū)。第二是設置DSP/BIOS中的硬件中斷。VPBE驅動程序的使用過程中，在TCF文件中設置HWI_INT8為1，配置參數(shù)為bios.HWI.instance（"HWI_INT8"）.interruptSelectNumber=1，即VPBE驅動優(yōu)先級為8，對應VENC每幀圖像處理結束后產(chǎn)生事件序列號為32~64之間的事件被中斷，這時事件接收器檢測到哪里引起了中斷。
2.2 窗口顯示模式選擇
　每個窗口可以設置為幀模式和場模式。幀模式的特點是允許每幀圖像數(shù)據(jù)連續(xù)儲存在DDR2中，圖像顯示時按照奇偶場進行讀取。場模式特點是允許圖像數(shù)據(jù)單獨儲存在DDR2中，圖像顯示是根據(jù)VENC的工作模式窗口高度。處理芯片DM6437集成了DDR2內(nèi)存控制器，支持JESD79D-2A標準，并提供32 bit DDR2接口。圖像數(shù)據(jù)存儲在DDR2中，當需要VENC連續(xù)從DDR2中讀取數(shù)據(jù)時，將OSD窗口設置為連續(xù)場模式，對應的寄存器位VIDWINMD.VFFO和OSDWIN0MD.OFF0使能。連續(xù)場數(shù)據(jù)讀取模式如圖4所示。

　本文需要用到VIDWIN0和OSDWIN0將視頻圖像與文字字符疊加，VIDWIN0用于實時顯示采集的棒材圖像，OSDWIN0將棒材計數(shù)結果疊加到VIDWIN0窗口畫面。
　（1）VIDWIN0窗口設置
　CMOS圖像傳感器采集到的圖像經(jīng)TVP5150轉化為YUV格式數(shù)字信號，并存儲在DDR2中，視頻后端處理子系統(tǒng)VPBE將數(shù)據(jù)從DDR2中讀出，并通過VIDWIN0窗口顯示。由于VIDWIN0對應寄存器配置參數(shù)的設置封裝在DM6437自帶的psp_vpbe.h頭文件中，調(diào)用結構體PSP_VPBEOsdConfigParams{}可以配置VIDWIN0窗口的工作模式、圖像的格式以及圖像在窗口中顯示位置。例如：
　staticPSP_VPBEOsdConfigParamsVid0HandleParams=
　{
　……
　FVID_FIELD_MODE，//連續(xù)場模式
　FVID_BPP_BITS16，//圖像像素為16位
　FVID_YCbCr422_INTERLEAVED，
　//圖像存儲格式為YCbCr
　（720*（16/8u）），//每行像素個數(shù)
　0，//左邊界距離
　0，//頂格邊界距離
　720，//顯示的圖像寬度
　480，//顯示的圖像高度
　……
　}；
　本文通過軟件編程的方式實現(xiàn)VIDWIN0窗口配置，在對結構體參數(shù)設置后，通過調(diào)用FVID_create（）函數(shù)創(chuàng)建vid0Handle通道，F(xiàn)VID_alloc（）函數(shù)為通道分配存儲空間，調(diào)用FVID_queue（）函數(shù)將要顯示的數(shù)據(jù)從通道傳輸?shù)絍IDWIN0窗口顯示。其具體軟件編寫流程圖如圖6所示。

　（3）OSDWIN0窗口設置
　OSDWIN0用于顯示RGB565格式的字符和數(shù)字圖片，對應的寄存器配置參數(shù)的設置封裝在DM6437自帶的psp_vpbe.h頭文件中，配置參數(shù)的流程與配置VIDWIN0步驟一樣，調(diào)用結構體PSP_VPBEOsdConfigParams win0Params{}設置相應寄存器值，結構體中包含的參數(shù)需包含疊加的圖片和文字的顯示屬性，如混合模式、透明度和顏色等。
　（4）VGA顯示驅動設計
　本文通過修改PSP文件的相關參數(shù)設計VGA的顯示驅動，基于PSP（Platform Support Package）上的驅動程序可以直接實現(xiàn)S端子顯示和LCD屏幕顯示，同時驅動程序支持VENC編碼器的連續(xù)場輸出模式，但是程序存在缺陷不能直接用于VGA顯示，因此需要在驅動中增加VGA的顯示驅動程序。TI官方提供的基于PSP的視頻驅動程序建立在實時操作系統(tǒng)DSP/BIOS上，總共分為IOM層、DDC層和CSLR層3層。
本文利用的OSD技術產(chǎn)生的疊加效果通過VGA顯示，VPBE模塊為VGA圖像顯示提供了接口，VGA接口有3路基本輸出信號，分別用來顯示RGB 3個分量。VPBE模塊提供的模擬接口擁有4路的視頻DAC信號，通過設置寄存器DACSEL來選擇所需要的3路信號，寄存器DACSEL上的對應關系為：DAC_A位控制輸出R模擬信號，DAC_B位控制輸出G模擬信號，DAC_C位控制輸出B模擬信號，同時DM6437通過I2C總線接口輸出行同步信號HD和列同步信號VD，這5路信號組成了VGA接口輸出信號。        
　在DDC層中修改一個PSP聲明，并添加LLC_setVGAdisplay（）顯示函數(shù)對5路信號使能，LLC_setVGAdisplay（）代碼如下：
　VoidLLC_setVGAdisplay（）
　{
　CSL_FINST（VENCRegs->DACSEL，
　VENC_DACSEL_DA0S，PR_R）；//R模擬信號輸出使能
　CSL_FINST（VENCRegs->DACSEL，
　VENC_DACSEL_DA1S，PY_G）；//G模擬信號輸出使能
　CSL_FINST（VENCRegs->DACSEL，
　VENC_DACSEL_DA2S，PB_B）；//B模擬信號輸出使能
　CSL_FINST（VENCRegs->SYNCCTL，
　VENC_SYNCCTL_SYEH，ON）；//HD同步信號使能
　CSL_FINST（VENCRegs->SYNCCTL，
　VENC_SYNCCTL_SYEV，ON）；//VD同步信號使能
　}
　（5）運行效果
　VGA 5路信號使能后，程序運行后OSD疊加技術的最終效果如圖9所示。

　本文利用TMS320DM6437芯片自帶的OSD模塊，通過軟件編程實現(xiàn)OSD疊加技術，并以在鋼鐵生產(chǎn)中的棒材計數(shù)結果與視頻疊加為例，OSD界面上的漢字、數(shù)字或其他特殊字符可根據(jù)工作人員的要求修改，并在窗口任意位置動態(tài)顯示，其設計原理具有通用性。OSD模塊實現(xiàn)的動態(tài)棒材視頻圖像與棒材計數(shù)結果疊加，方便了人機對話，可以應用在工業(yè)生產(chǎn)實踐中。
參考文獻
[1] TI. TMS320DM643x DMP video processing back end （VPBE）[Z].2007.
[2] 合眾達.SEED-DEC6437用戶指南[Z].2008.
[3] TI. How to use the VPBE and VPFE Driver on TMS320DM643x devices [Z].2007.
[4] TI. TMS320DM643x DMP inter-integrated circuit（I2C） module user′s guide （Rev. A）[Z].2007.
[5] TI. TMS320DM643x DMP DDR2 memory controller user′s guide （Rev. B）[Z].2007.
[6] TI. TMS320C64x+ image-video processing library programmer′s reference[Z]. 2007.