全球IC設計軟件廠商SpringSoft今天宣布，Laker^3™定制IC設計平臺獲得臺灣積體電路制造有限公司(TSMC)定制設計與模擬混和信號(AMS)參考流程的采用。

TSMC  2012 定制設計/AMS參考流程的特色，在于使用一流的設計工具與方法，滿足20nm芯片設計與驗證的挑戰。SpringSoft的參與重點放在用第三代的Laker^TM產品家族，提供一個完整的OpenAccess(OA)設計與版圖環境，針對20nm定制數字、模擬與混和信號流程進行優化，提升設計生產力。

Laker 20nm先進功能包含新的二次圖樣感知設計與電壓相依性設計規則檢查(DRC)流程、版圖相依性效應(LDE)與寄生感知版圖的強化流程、和先進梯度密度分析能力。SpringSoft也與明導國際合作整合Laker-Calibre RealTime流程，使其在定制版圖期間擁有簽核確認質量(signoff-quality)與實時設計規則驗證(real-time DRC)。

SpringSoft定制IC解決方案營銷資深處長Dave Reed指出：「全球領導廠商已將Laker用在20nm的生產與開發項目中?，F在，我們新世代的Laker定制設計與版圖技術也支持可互通的、完全合格的20納米流程，并為TSMC OIP系統做優化的表現。」

TSMC 基礎設計營銷處(Design Infrastructure Marketing Division) 資深處長Suk Lee 表示：「SpringSoft的定制IC設計解決方案結合了先進自動化與高準確度技術，對TSMC 20nm定制設計參考流程提供寶貴的貢獻。」

20 nm定制設計與版圖流程

SpringSoft的Laker先進設計平臺(ADP)與定制版圖軟件，可與TSMC或其他EDA廠商所提供的工具，在穩定與高度自動化的工作流程中一起運作。這些提供設計人員持續且實際的回饋，在20nm節點，通過設計流程，降低因新的、復雜的設計規則與寄生效應所造成的不確定性。主要流程與先進工具包含：

• 二次圖像感知設計流程，采用實時設計規則檢查去尋找/修復二次圖像的錯誤，以預先標色去模擬/操作光罩拆解，用RC不確定性分析去管理關鍵路徑的寄生問題
• 版圖相依性效應(LDE)感知設計流程，可即時做電性的分析與約束條件的檢查，以監視LDE對效能的影響
• 寄生感知版圖流程，采用快速RC仿真、交互式寄生顯示與自動RC約束條件檢查，以縮小版圖前與版圖后模擬結果的差距
• 電壓相依性設計規則檢查(VDRC)流程，可自動從電路仿真結果中取得電壓信息，并可在版圖過程中使用簽核確認質量的實時設計規則檢查工具
• 梯度密度分析，采用特定層別的計算與對應，去檢查并修正問題

通過TSMC開放創新平臺(OIP)的合格驗證，SpringSoft的Laker流程實現了使用工業標準的OA數據庫，TSMC應用程序編程接口(APIs)，與TSMC可互通的制程設計套件(iPDK)，于多廠商的20納米流程中，就像使用單一工具一樣順暢。