9月20日，Altera公司資深副總裁兼首席技術官博思卓(Misha Burich)博士繼今年5月后又一次來到中國，公開了Altera在下一代20 nm產品中規劃的幾項關鍵創新技術：40 Gb/s芯片至芯片及28 Gb/s背板收發器；具有混合系統架構接口的3D異構IC；下一代精度可調DSP模塊。Altera將在不突破客戶功耗瓶頸的情況下盡可能提高產品性能。
Altera公司資深副總裁兼首席技術官博思卓(Misha Burich)博士
形象地講解Altera的3D技術
收發器創新
在收發器領域，Altera一直占據優勢。
在28 nm FPGA中，Altera收發器技術主要遵循CEI-10G標準， FPGA提供的背板速度和芯片到芯片互聯的速度是28 Gb/s，存儲器支持DDR3。在20 nm FPGA中，Altera將遵循CEI-25G背板規范，采用自適應、預加重等專門的電路做補償，將背板收發器能力擴展到28 Gb/s；芯片到芯片、芯片到光模塊將遵循CEI-40G、CEI-56G規范，互聯能力會提高到40 Gb/s；提供DDR4，以及HMC混合立體存儲器接口的規范。
下一代精度可調DSP
Altera的可變精度DSP模塊支持IEEE754浮點運算的標準。相對于目前的28 nm器件，DSP性能提高到5倍，達到5 TFlops的浮點運算能力，相當于1 GHz的能力。浮點處理能力主要應用在無線系統、雷達、廣播等領域。
3D異構IC
這是筆者最關心的一個創新點。因為Altera的競爭對手Xilinx在28 nm高端FPGA中已經采用了2.5D技術，Xilinx把4個FPGA Slice并排在一起，提高FPGA的密度。
Altera在20 nm產品中將FPGA、光模塊、HardCopy ASIC、第三方ASIC、存儲器和光模塊的不同硅片放在同一硅襯底上，實現多種功能的組合。集成度提高了10倍，降低了系統功耗，減小了電路板面積，降低了系統成本，客戶可根據需要定制。
很明顯，兩家都是采用業內所稱的2.5D技術，但策略完全不同。
其實，硅片融合技術，Altera已經延用了很多年。在130 nm工藝時，Altera嵌入了內存以及DSP模塊；在2004年，90 nm FPGA嵌入了硬的收發器，速度是3 Gb/s；在2006年，65 nm FPGA嵌入了硬的內存控制器和硬的電源控制模塊；在2008年，40 nm FPGA嵌入與協議相關的硬IP，如硬的PCIe；在28 nm FPGA嵌入了硬的處理器，同時有可變精度的DSP模塊。
Misha博士透露，在28 nm高端FPGA中， FPGA內核只占硅片面積的40%，60%的硅片面積主要用于DSP模塊、存儲器、收發器等硬的功能模塊。在20 nm FPGA中，Altera將延續這種的技術，實現混合系統架構的IC。
對于Xilinx采用的2.5D技術，Misha博士也做了評價。將4個小的FPGA Slice放到同一個硅襯底上，得到更大密度的FPGA，目的是為了提高產品的良率。這種方式在可生產性方面、成本方面是一個很大的挑戰。一塊FPGA賣上萬美金，這不是量產的價格。
對于如何提高產品的良率，Altera早在8年前就使用了冗余設計技術，冗余單元大概占硅片的5%，可以極大地提高芯片的良率。這對大密度的芯片特別有效。
Misha博士對Altera提供的HardCopy ASIC技術十分自豪，他認為HardCopy ASIC可以讓客戶降低成本。客戶可以先以FPGA發貨，測試市場；最終把FPGA設計固化，用HardCopy ASIC發貨，這樣可以做到成本最低。Misha博士認為這是做3D堆疊的最大好處。
Misha博士最后對合作多年的TSMC表示感謝，認為TSMC的20 nm工藝創新是Altera創新的基礎。在Altera下一代產品中，收發器創新可以提高兩倍的帶寬；新一代的浮點可變精度的DSP模塊可以提供5倍的數字信號處理能力；3D封裝技術可以提供10倍的系統集成能力，并且使整體功耗降低60%。