2 系統硬件總體設計
系統的硬件功能是實現語音指令的采集和步進電機的驅動控制，為系統軟件提供開發和調試平臺。如圖1所示。
系統硬件分為語音信號的采集和播放，基于DSP的語音識別，FPGA動作指令控制、步進電機及其驅動、DSP外接閃存芯片，JTAG口仿真調試和鍵盤控制幾個部分。工作流程是麥克風將人的語音信號轉化為模擬信號，在經過音頻芯片TLV320AIC23量化轉化成數字信號輸入DSP．DSP完成識別后，輸出動作指令。
FPGA根據DSP輸入的動作指令產生正確的正反轉信號和準確的脈沖給步進電機驅動芯片，驅動芯片提供步進電機的驅動信號，控制步進電機的轉動。片外FLASH用于存儲系統程序和語音庫并完成系統的上電加載。JTAG口用于與PC機進行聯機在線仿真，鍵盤則用于參數調整和功能的切換。
3 語音識別系統設計
3．1 語音信號的特點
語音信號的頻率成分主要分布在300～3400Hz之間，根據采樣定理選擇信號的采樣率為8 kHz。語音信號的一個特點在于他的"短時性"，有時在一個短時段呈現隨機噪聲的特性，而另一段表現周期信號的特性，或二者兼而有之。語音信號的特征是隨時間變化的，只有一段時間內，信號才表現穩定一致的特征，一般來說短時段可取5～50 ms，因此語音信號的處理要建立在其"短時性"上[2]，系統將語音信號幀長設為20 ms，幀移設為10 ms，則每幀數據為160×16 b。
3．2 語音信號的采集和播放
語音采集和播放芯片采用的是TI公司生產的TLV320AIC23B，TLV320AIC23B的模數轉換(ADC)和數模轉換(DAC)部件高度集成在芯片內部，芯片采用8 k采樣率，單聲道模擬信號輸入，雙聲道輸出。TLV320AIC23具有可編程特性，DSP可通過控制接口來編輯該器件的控制寄存器，而且能夠編譯SPI，I2C兩種規格的接口，TLV320AIC23B與DSP5509的電路連接如圖2所示。
DSP采用I2C口對TLV320AIC23的寄存器進行設置。當MODE=O時，為I2C規格的接口，DSP采用主發送模式，通過I2C口對地址為0000000～0001111的11個寄存器進行初始化。I2C模式下，數據是分為3個8 b寫入的。而TLV320AIC23有7位地址和9位數據，也就是說，需要把數據項上面的最高位補充到第二個8 B中的最后一位。
MCBSP串口通過6個引腳CLKX，CLKR，FSX，FSR，DR和CX與TLV320AIC23相連。數據經MCBSP串口與外設的通信通過DR和DX引腳傳輸，控制同步信號則由CLKX，CLKR，FSX，FSR四個引腳實現。將MCBSP串口設置為DSP Mode模式，然后使串口的接收器和發送器同步，并且由TLV320AIC23的幀同步信號LRCIN，LRCOUT啟動串口傳輸，同時將發送接收的數據字長設定為32 b(左聲道16 b，右聲道16 b)單幀模式。
3．3 語音識別程序模塊的設計
為了實現機器人對非特定人語音指令的識別，系統采用非特定人的孤立詞識別系統。非特定人的語音識別是指語音模型由不同年齡、不同性別、不同口音的人進行訓練，在識別時不需要訓練就可以識別說話人的語音[2]。系統分為預加重和加窗，短點檢測，特征提取，與語音庫的模式匹配和訓練幾個部分。
3．3．1 語音信號的預加重和加窗
預加重處理主要是去除聲門激勵和口鼻輻射的影響，預加重數字濾波H(Z)=1一KZ-1，其中是為預加重系數，接近1，本系統中k取0．95。對語音序列X(n)進行預加重，得到預加重后的語音序列x(n)：x(n)=X(n)一kX(n一1) (1)
系統采用一個有限長度的漢明窗在語音序列上進行滑動，用以截取幀長為20 ms，幀移設為10 ms的語音信號，采用漢明窗可以有效減少信號特征的丟失。
3．3．2 端點檢測
端點檢測在詞與詞之間有足夠時間間隙的情況下檢測出詞的首末點，一般采用檢測短時能量分布，方程為：
其中，x(n)為漢明窗截取語音序列，序列長度為160，所以N取160，為對于無音信號E(n)很小，而對于有音信號E(n)會迅速增大為某一數值，由此可以區分詞的起始點和結束點。
3．3．3特征向量提取
特征向量是提取語音信號中的有效信息，用于進一步的分析處理。目前常用的特征參數包括線性預測倒譜系數LPCC、美爾倒譜系數MFCC等。語音信號特征向量采用Mel頻率倒譜系數MFCC(Mel Frequency Cepstrum Coeficient的提取，MFCC參數是基于人的聽覺特性的，他利用人聽覺的臨界帶效應[3]，采用MEL倒譜分析技術對語音信號處理得到MEL倒譜系數矢量序列，用MEL倒譜系數表示輸入語音的頻譜。在語音頻譜范圍內設置若干個具有三角形或正弦形濾波特性的帶通濾波器，然后將語音能量譜通過該濾波器組，求各個濾波器輸出，對其取對數，并做離散余弦變換(DCT)，即可得到MFCC系數。MFCC系數的變換式可簡化為：
其中，i為三角濾波器的個數，本系統選P為16，F(k)為各個濾波器的輸出數據，M為數據長度。
3．3．4 語音信號的模式匹配和訓練
模型訓練即將特征向量進行訓練建立模板，模式匹配即將當前特征向量與語音庫中的模板進行匹配得出結果。語音庫的模式匹配和訓練采用隱馬爾可夫模型HMM(Hidden Markov Models)，他是一種統計隨機過程統計特性的概率模型一個雙重隨機過程，因為隱馬爾可夫模型能夠很好地描述語音信號的非平穩性和可變性，因此得到廣泛的使用[4]。
HMM的基本算法有3種：Viterbi算法，前向一后向算法，Baum-Welch算法。本次設計使用Viterbi算法進行狀態判別，將采集語音的特征向量與語音庫的模型進行模式匹配。Baum-Welch算法用來解決語音信號的訓練，由于模型的觀測特征是幀間獨立的，從而可以使用Baum-Welch算法進行HMM模型的訓練。
3．4 語音識別程序的DSP開發
DSP的開發環境為CCS3．1及。DSP／BIOS，將語音識別和訓練程序分別做成模塊，定義為不同的函數，在程序中調用。定義語音識別器函數為int Recognizer(int Micin)，識別結果輸出函數為int Result(void)，語音訓練器函數為int Train(int Tmode，int Audiod)，動作指令輸入函數為int Keyin(int Action[5])。
語音識別器的作用是將當前語音輸入變換成語音特征向量，并對語音庫的模板進行匹配并輸出結果，語音應答輸出函數將獲取的語音識別結果對應的語音應答輸出，語音訓練是將多個不同年齡、不同性別、不同口音的人語音指令輸入轉化為訓練庫的模板。為防止樣本錯誤，每個人的語音指令需要訓練2次，對于2次輸入用用歐氏距離去進行模式匹配，若2次輸入相似度達到95％，則加入樣本集。語音應答輸入函數是為每個語音庫中模板輸入對立的語音輸出，以達到語言應答目的。系統工作狀態為執行語言識別子程序，訓練時執行外部中斷，執行訓練函數，取得數據庫模板，訓練完畢返回。程序框圖如圖3所示。
4 機器人的動作控制系統設計
4．1 FPGA邏輯設計
系統通過語音控制機器人頭部動作，頭部運動分為上下和左右運動2個自由度，需要2個步進電機控制，DSF完成語音識別以后，輸出相應的動作指令，動作執行結束后，DSP發出歸零指令，頭部回到初試狀態。FPGA的作用是提供DSP接口邏輯，設置存儲DSP指令的RAM塊，同時產生步進電機驅動脈沖控制步進電機轉動方向和角度。
FPGA器件為動作指令控制單元，設計采用FLEXlOKE芯片，接收DSP數據后并行控制2路步進電機。FPGA內部結構邏輯如圖4所示，FPGA內部設置2個元件為電機脈沖發生器，控制電機的工作脈沖以及正反轉。AO～A7為DSP數據輸入端口，WR為數據寫端口，P1，P2為2個步進電機驅動芯片脈沖輸入口，L1，L2為電機正反轉控制口，ENABLE為使能信號。
RAM1和RAM2分別為2個步進電機的指令寄存器，電機脈沖發生器發出與RAM中相應數量的方波脈沖。DSP通過DO～D8數據端輸出8位指令，其中。D8為RAM選擇，為1時選擇RAM1，為0時選擇RAM0，DO～D7為輸出電機角度，電極上下和左右旋轉角度為120°，精度為1°，初始值都為60°，DO～D7的范圍為00000000～11111000，初始值為00111100。FPGA作為步進脈沖發生器，通過時鐘周期配置控制電機轉速，與初始值對應坐標決定正反轉。系統動作指令程序如圖5所示。
其中R1為DSP指令寄存器，R2為當前坐標寄存器，通過DSP的輸出坐標與FPGA的當前坐標進行差值運算來確定步進電機的旋轉方向和旋轉角度，優點是可以根據新的輸入指令的變化，結束當前動作以運行新的指令，指令執行完畢后，系統清零，步進電機回到初始狀態。
4．2 FPGA邏輯仿真
FPGA以MAX-PLUSⅡ開發平臺，用語言為VHDL語言對上述邏輯功能進行設計，并通過JTAG接口進行了調試，FLEXl0KE芯片能夠根據DSP輸出指令輸出正確的正反轉信號和脈沖波形。
4．3 步進電機驅動設計
FPGA通過P1，L1，P2，L2輸出控制控制步進電機驅動芯片。步進電機驅動采用的是東芝公司生產的單片正弦細分二相步進電機驅動專用芯片TA8435H，FPGA與TA8435H電路連接如圖6。
由于FLEX1OKE和TMS320VC5509工作電壓為3．3 V，而TA8435H為5 V和25 V，所以管腳連接使用光電耦合器件TLP521，使兩邊電壓隔離。CLK1為時鐘輸入腳，CW／CCW為正反轉控制腳，A，A，B，B為二相步進電機輸入。
5 結 語
系統充分利用了DSP的高處理速度和可擴展的片外存儲空間，具有高速、實時、識別率高的特點并支持大的語音庫，FPGA的使用使系統電路獲得簡化，一片FLEXl0KE芯片可以完成2個步進電機的時序控制。雖然在處理速度和語音庫的存儲容量上與PC機系統具有一定的差距，但在機器人的微型化、低功耗和特定功能實現上，以DSP和FPGA為核心的嵌入式系統無疑具有廣闊的前景。