IEEE802.16標準的各個版本都規定了PHY(物理層)的多種選項,包括調制、信道編碼和天線分集技術。物理信道帶寬可以在1.25 MHz～20 MHz之間變化。上述所有選項都會影響基站的性能和信號處理復雜度。

　　許多客戶希望提供一種可以從802.16-2004升級到802.16e標準的方法。上述需求以及對支持互通性(成功部署新標準的關鍵)的需求,都要求基站的PHY采用可編程的信號處理器件。
                

　　圖1為802.16基站基帶信號鏈路基本框圖。

　　因為802.16-2004和802.16e標準都是在OFDM基礎上建立的,所以FFT和IFFT起了很大的作用。這兩種變換都用于頻域副載波(攜帶編碼的數據位)和時域采樣(在物理通道上傳送)之間的轉換。一次IFFT的輸出被稱為一個OFDM符號。按照這種方式進行通信,OFDM系統可以實現抗多徑干擾,各副載波之間幾乎或者完全無干擾,并且具有相當低的復雜度。

　　與FFT密切相關的是信道均衡,它包括大量的MAC運算,還包括客戶專用的復雜算法,以便恰當地估計信道和表征結果,尤其是在具有移動性的系統。

　　同步模塊在測距期間起作用,基站通過此模塊獲得新用戶的信號,并且調整現有用戶的定時(通過反饋來調整)。同步通常是通過計算接收信號與已知前同步信號的相關性,或自動計算接收信號與其自身延遲信號的相關性實現的,利用該信號確定的周期性屬性,然后將得到的相關性結果通過一個檢測器,以便確定是否有信號送到,如果有,確定其精確定時。

　　同步操作既需要MAC運算,也要求具有較高的靈活性。 例如,處理一個20 MHz的信道時,在10?s的窗口中計算一段有64個采樣數據的相關性則需要14,000次復數MAC運算,大約比256點FFT運算提高了一個數量級。但是,上述MAC的精度通常可以簡化為用8 bit實數和復數乘以1 bit的實數和復數。這種簡化的MAC可以在TigerSHARC處理器中實現,也可以在FPGA中實現。另一方面,檢測器可能包含比較智能的用戶專用算法,也可能需要C語言程序。

　　802.16標準支持高數據速率(70 Mbps左右),有多種信道編碼選項。必備方案是卷積碼(在802.16-2004標準中,還要結合里德-所羅門(RS)碼),卷積turbo碼、turbo乘積碼,以及802.16e標準中的低密度奇偶校驗碼都是可選的。

　　信道解碼的高數據速率超出了傳統DSP體系結構的能力。可能的實現方法有專用指令、硬件加速器和可編程邏輯器件。除了本身計算的高復雜度,基站體系結構必須具有相當大的數據帶寬和存儲器,以便支持更先進的解碼方案。

　　人們期望基于802.16e標準的系統實現多天線處理,它增加了兩級的復雜度。首先,信號鏈中的幾個模塊,特別是FFT和IFFT,必須為每個天線流都復制一份。其次,系統必須為不同的天線流計算出并選取適當的權重,以滿足諸如最大信號干擾比的要求。

　　在802.16e系統中,允許在同一個OFDM符號中復用多個子信道(因此稱為OFDMA),從而增加了對可編程性的需求。雖然802.16-2004系統通常不需要每次處理一個OFDM符號,但是802.16e增加了子信道、副載波和OFDM符號之間的復雜映射,包含了幾種可能的排列。這就增加了更多的總控制碼和存儲器訪問,并且提高了調度處理任務的復雜度。另外,應該有一種體系結構支持升級以便增加功能,例如混合ARQ(自動重傳請求)和MIMO(多輸入多輸出天線處理)。

　　為基站PHY提供的可編程技術包括DSP、FPGA以及可重復配置的邏輯器件。DSP的優勢就是C程序和低功耗,但是傳統的DSP不具有上述一些算法所要求的計算密度。為了彌補此缺陷,現代的處理器增加了專用指令和協處理器等功能。某些最新的DSP設計還支持大容量的片內存儲器和很高的I/O存儲帶寬,這在實現諸如802.16標準的實時PHY時是至關重要的。雖然FPGA可以達到上述算法所需要的計算密度,但是如果完全采用FPGA解決方案,其編程模式可能無法完全實現復雜的控制功能。可重復配置的邏輯器件試圖通過由常用的異構處理元件組成的一種結構來發揮DSP和FPGA的組合優勢,但是其技術的成熟度和編程的易用性還存在問題。

　　考慮到上述需求和當前的處理器發展情況,適合802.16基站PHY的合理解決方案是采用雙重方法。對于基本的系統,完全采用DSP解決方案可以提供必需的計算資源,同時提供方便的編程模式。對于具有更寬的信道帶寬或較多天線數量的高級系統,應當采用DSP和FPGA的組合方案。采用這種方法,PHY可以保持類似的編程模式,同時將一小部分計算量大的功能分配給FPGA,例如信道編碼。這兩種體系結構都具有增加功能、升級軟件以及移植到新版本標準的靈活性。