TMS320C54x DSP的外設沒有集成UJART串口，可以通過兩種途徑來實現TMS320C54X的LJART串口通信功能。一是通過軟件的方法。二是采用外部接口芯片組，完成RS232信號的接收和發送，并以DSP容易快速訪問的方式與DSP接口。
1 采用軟件模擬
TMS320C54x DSP軟件模擬實現LJART無需額外硬件開銷，僅需通用I／(BIO和XF)、外部中斷INTO以及一個定時器就可實現，硬件連接如圖l所示。
圖l中，XF引腳用于發送數據，BIO腳和INTO腳用于接收數據。此方法可以模擬半雙工通信與全雙工通信。軟件模擬IJART技術允許用戶設置：數據位數(1～16)、奇偶校驗(奇校驗或偶校驗)或無奇偶校驗、停止位(1～2)和波特率。每秒傳輸比特數計算公式為：
改變寄存器TDDR和PRD的設置值，可以獲得不同的波特率。BaudRate最大值是：
其中，clkfreq是DSP系統時鐘，#cycles是子程序執行周期，bit是完成UART功能限定條件(1／2或1)。
另外，需要兩個存儲單元分別用作UART狀態寄存器和計數器，以便控制軟件完成接收與發送任務。
1.1 接收功能
要正確接收數據流，首先要檢測起始位。由于百BIO和INTO連在一起，一旦低電平有效則啟動INTO中斷。首次響應中斷，定時器設置定時周期為1／2碼元寬度，以便保證在起始位中間位置定時中斷采樣BIO引腳。如果采樣電平為高，起始位就是虛假信號，定時器立即停止定時并退出子程序。如果為低，則認為檢測到起始位，關閉外部中斷INTO以免數據流中的O再被誤認為是起始位。接收后續數據時，每次定時器沒置定時周期為一個碼元寬度，保證在碼元中間采樣，從而減少誤碼。當收到若干個(數據位數可根據需要設定為1～16)數據后，再檢測停止位和奇偶校驗位。若數據接收正確，則格式化輸出數據(去掉起始位、停止位和奇偶校驗位)。同時計數器清零，復位RCV(接收標志位．在LJART狀態寄存器中設定)標志位，并開中斷為下一次檢測數據流的起始位做好準備。
1.2 發送功能
一旦發送數據，并且發送子程序被調用，必須先將發送數據格式化(加上起始位、停止位和奇偶校驗位)存在某個存儲單元以備發送。然后，檢測TX位是否被置位(即有無數據正在發送)。若是，則循環等待直到TX(發送標志位，在UART狀態寄存器中設定)被復位為止。要知道何時開始發送下一個數據，需要定時器定時中斷來控制，同時還需要一個發送計數器控制程序流程。由于發送和接收是獨立進行的，它們共用唯一的一個定時器，如果UART在接收數據過程中定時器突然被發送功能占用，則必然會破壞數據。發送數據前必須檢測RCU標志位，確認沒有正在接收數據后才能開始發送數據，否則發送程序等待。因此，準確來講，這種發送接收方式只是一種半雙工方式，發送和接收不能同時進行。如果要實現全雙工通信，則無論是否正在接收數據，發送都延遲一段時間等待下一次接收，然后與其同步進行。
2 增加專用UART接口
利用TLl6C550C和MAX3238分別實現協議轉換和電平轉換。增加專用UART接口的硬件框圖如圖2所示。
主機通過并行方式訪問TIJl6C550C的寄存器，寄存器的設定將控制其內部的控制邏輯模塊，實現對其工作方式的設定(如波特率、校驗位等)，同時，訪問寄存器也可以實現對數據的操作(讀取和寫入數據)。RS232數據接口可大致分為三部分；接收模塊、發送模塊和Modem控制邏輯。接收模塊將從SIN引腳輸入的串行數據，按照規定格式取出其數據部分并作校驗，數據接收部分被送入接收寄存器或接收FIFO中，校驗的結果反映在狀態位上。發送模塊將發送寄存器或發送FIF0中的數據按照規定格式加入起始位、停止位和校驗位，并以RS232的串行方式發送至SOUT引腳。Modem控制邏輯通過接收和發送引腳信號，實現對收發操作的控制。
對DSP而言，TLl6C550C是一系列寄存器，它們映射在I／0空間中，通過譯碼電路使它的起始地址為0x4000，那么對其操作即是對其某段地址的I／O進行訪問。LIART的每個寄存器都是8位的，大多數寄存器只能工作在一種模式下(讀或寫)。
2.1 串行傳輸
異步串行數據格式的設置通過線路控制寄存器(LCR)來完成的。除了數據格式外，另外一個指標是波特率，它是通過除數寄存器來設置的，實際的波特率為輸入時鐘信號進行分頻后獲得，其公式如下：
2.2 數據接收
從SIN輸入的數據首先進入接收移位寄存器(RSR)，一個字符接收完成后，數據移人接收緩沖寄存器(RBR)。RBR實際是一個16字節的FIFO，當中斷設置時，UART會根據FIFO中接收數據的數目產生中斷，主機設備從RBR中讀取數據后，中斷會自動清除。
2.3 數據發送
發送操作和接收操作相反，主機數據寫入發送保持寄存器(THR)，THR是一個16字節的FIFO，然后數據移入發送移位寄存器(TSR)，之后送人SOUT。當中斷設置時，UART會根據FIFO中發送數據的數目產生中斷，主機設備可根據中斷來決定是否繼續發送數據。
除了收發操作外，TLl6C550C還可以產生其他類型的中斷，但它只有一根中斷信號引腳INTRPT，因此主機接收到中斷后必須判決產生中斷的信號源。
FIFO的操作通過FCR來設置。當使用FIFO時，UART中最多可存放16字節數據，反之則只能存放一個數據，即相當于FIF0只有一個字節大小。有兩種工作方式：中斷方式和查詢方式。
UART中還有Modem控制寄存器(MClR)和Modem狀態寄存器(MSR)，它們用于控制一些信號引腳，能把UART的工作狀態通過硬件的方式表達出來。
2.4部分LIART匯編編程
測試程序：
ST #0x55，*SP(var_reg) ；用來確定LJART設備是存在的
PORTW*SP(vat_reg)，ADDR_SPR
PORTR ADDR_SPR．*SP(vaLr_reg)
LD *SP(var_reg)，A
SUB #0x55，A，B
BC rs232_no_errclr，BEQ
設置特率程序：
ST #0x83，*SP(vaL_reg)
PORTW*SP(var_reg)，ADDK_LCR
ST #0xOO，*SP(var_reg) ；設置波特率為9600
PORTW*SP(var_reg)，ADDR_DIV_MSB
ST #0x18，*SP(van_reg)
PORTW*SP(vaLreg)，ADDR_DUV_LSB
ST #0x03，*SP(var_reg)
PORTW*SP(var_reg)．ADDR_LCR
3 總 結
利用軟件模擬的方法，缺點是DSP將長時間處于對IJART的中斷和處理中，無法全速參與運算，而且占用了外部中斷0和一個定時器(有些TMS320C54XDSP只有一個定時器)；優點是在DSP和帶UART的外設之間除了電平轉換部分外不需要另外的硬件，可以節約產品的成本。利用外部接口芯片組的方法，缺點是增加了額外的硬件開銷，從而增加了產品成本；優點是收發數據快，可以和數據處理同步進行，能夠實現系統的實時性。