| 基于FPGA的RISC的設(shè)計和仿真 | |
| 所屬分類：參考設(shè)計 | |
| 上傳者：aet | |
| 文檔大小：1792 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：介紹了一種基于FPGA的RISC的設(shè)計方法。該方法以Altera公司的QuartusⅡ為開發(fā)平臺，通過編寫Verilog HDL語言完成所有模塊的RTL模型的建立，并通過功能時序仿真對RISC的功能進行了驗證。該方法充分發(fā)揮了QuartusⅡ軟件的功能，驗證了FPGA設(shè)計RISC的可行性。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
aet 的最新分享
- GBT15834-2011 標(biāo)點符號用法
- GB 15835—2011 出版物上數(shù)字用法
- 學(xué)術(shù)出版規(guī)范 表格（CYT170—2019）
- 學(xué)術(shù)出版規(guī)范插圖（CYT171—2019）
- 學(xué)術(shù)出版規(guī)范 期刊學(xué)術(shù)不端行為界定（CYT174-2019）
- GB7714-2015 信息與文獻 參考文獻著錄規(guī)則
- 破解數(shù)據(jù)要素流動與隱私保護相沖突的局-方濱興
- 工業(yè)互聯(lián)網(wǎng)網(wǎng)絡(luò)安全實驗室建設(shè)思路與實踐
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2