| 基于FPGA的梳狀譜通信干擾信號設(shè)計(jì)與研究 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：wwei | |
| 文檔大小：4606 K | |
| 標(biāo)簽： 梳狀譜干擾 FPGA DDS | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：為了有效測試通信電臺的實(shí)際抗干擾性能，提出了一種基于FPGA的高斯白噪聲梳狀譜干擾信號設(shè)計(jì)方案，相比傳統(tǒng)隨機(jī)相位調(diào)頻梳狀譜干擾，在對抗寬帶通信系統(tǒng)時(shí)干擾效果更強(qiáng)。該方案以FPGA為核心，通過改進(jìn)Ziggurat算法和DDS技術(shù)實(shí)現(xiàn)梳狀譜干擾信號的生成，在滿足高速、高性能的同時(shí)，具有較強(qiáng)的靈活性。并通過DA芯片輸出，實(shí)現(xiàn)了3~11個(gè)梳狀譜信號的生成。實(shí)驗(yàn)結(jié)果表明：生成的梳狀譜干擾信號頻率控制誤差小于0.001%，干擾效果量化一個(gè)指標(biāo)。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
梳狀譜干擾 相關(guān)資源
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2