基于FPGA的視頻圖像疊加系統(tǒng)設(shè)計源代碼——第三屆OpenHW開放源碼硬件與嵌入式大賽三等獎
所屬分類：源代碼
上傳者：chenyy
文檔大小：3956 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：該系統(tǒng)可支持五路視頻源的輸入，并由用戶選擇其中兩路進行疊加，最后通過VGA和LVDS接口顯示疊加后的圖像。整個系統(tǒng)包括了視頻采集模塊，視頻A\D轉(zhuǎn)換、SRAM存儲模塊、IIC總線接口模塊、色彩空間轉(zhuǎn)換模塊、視頻D\A轉(zhuǎn)換模塊、疊加模塊等。 本系統(tǒng)是基于Xilinx公司推出的Virtex-4系列FPGA芯片進行的兩路視頻信號的疊加與輸出，其系統(tǒng)原理框如Fig1。圖中，V4-FPGA芯片接收由DS90CF386芯片轉(zhuǎn)換的24位LVDS數(shù)字信號和由ADV7401芯片轉(zhuǎn)換的VGA或者是PAL格式的24位的視頻信號，經(jīng)SRAM緩存后，使用疊加算法進行圖像的疊加，疊加完成之后經(jīng)ADV7123和DS90C386A轉(zhuǎn)換為模擬信號，分別發(fā)送給VGA和LVDS設(shè)備。本項目還完成了由主設(shè)備發(fā)起命令，通過SPI傳輸命令，從設(shè)備（Virtex-4)接收命令后，實現(xiàn)了如下功能：1.SPI疊加控制 ：是否進行疊加。2.控制疊加哪種格式的視頻PAL或VGA以及疊加哪一路視頻信號。3.對圖像對比度和亮度進行調(diào)節(jié)，給主設(shè)備回傳從設(shè)備的當(dāng)前狀態(tài)。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。
主站蜘蛛池模板： 精品欧美一区二区精品久久| 免费v片在线观看视频网站| 抱着cao才爽的视频| 五月婷婷中文字幕| 欧美日韩国产精品| 人妻少妇精品视频专区| 精品无码人妻夜人多侵犯18| 国产一级淫片视频免费看| 黄页网站在线播放| 国产精品一区二区久久不卡| 777四色米奇欧美影院| 在逃生游戏里挨c海棠小说| xxxx性视频| 性欧美xxxx乳| 中文字幕亚洲综合久久综合| 日本伊人色综合网| 久久精品国产2020| 最近中文字幕高清2019中文字幕 | 3d白洁妇珍藏版漫画第一章| 夜色资源网站www| julia无码人妻中文字幕在线| 快点使劲舒服爽视频| 中文字幕在线日韩| 日本一道一区二区免费看| 久久婷五月综合| 日韩在线观看中文字幕| 九色在线观看视频| 最近中文国语字幕在线播放| 亚洲s色大片在线观看| 欧美人与动欧交视频| 亚洲国产欧美国产综合一区| 欧美日韩国产片| 亚洲成a人片在线网站| 欧美日韩亚洲国产一区二区综合| 亚洲精品无码久久久久YW| 爽新片xxxxxxx| 人人公开免费超级碰碰碰视频| 男人桶女人的肌肌30分| 免费a级毛片在线播放| 男女爽爽无遮拦午夜视频| 免费看男阳茎进女阳道动态图|