| 嘈雜背景下的聲源定位及分離技術(shù)源代碼——第二屆OpenHW開(kāi)放源碼硬件與嵌入式大賽三等獎(jiǎng) | |
| 所屬分類：源代碼 | |
| 上傳者：chenyy | |
| 文檔大小：106 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹： 本設(shè)計(jì)實(shí)現(xiàn)一個(gè)陣列語(yǔ)音信號(hào)的采集和處理系統(tǒng)，可以適應(yīng)在會(huì)場(chǎng)環(huán)境、車載免提和助聽(tīng)器等場(chǎng)合的實(shí)際應(yīng)用。采用麥克風(fēng)陣列作為語(yǔ)音采集前端，在一定的采樣率下采集模擬信號(hào)，并保存在存儲(chǔ)器中。充分利用FPGA高速度、高集成度的優(yōu)點(diǎn)，在FPGA上實(shí)現(xiàn)復(fù)雜的語(yǔ)音處理算法。本系統(tǒng)算法主要涉及以下幾個(gè)任務(wù)：各路語(yǔ)音信號(hào)的預(yù)處理、語(yǔ)音檢測(cè)、估計(jì)聲源方位、提取目標(biāo)聲源等。實(shí)現(xiàn)方案是搭建一個(gè)以XUPV5-LX110T為核心的通用陣列語(yǔ)音處理平臺(tái)，采用FPGA內(nèi)部邏輯資源構(gòu)建硬件模塊以提高實(shí)時(shí)處理的速度，并利用整數(shù)倍抽取、內(nèi)插FIR系統(tǒng)的多相高效網(wǎng)絡(luò)結(jié)構(gòu)及多路復(fù)用技術(shù)等，有效地控制資源占用面積，提高執(zhí)行效率。算法上首先通過(guò)計(jì)算每幀帶噪語(yǔ)音信號(hào)的能量，對(duì)接收到的語(yǔ)音信號(hào)進(jìn)行VAD檢測(cè)；然后采用SRP-PHAT算法搜索聲源方向，設(shè)置接收端為兩個(gè)相同的均勻線陣，這樣對(duì)一個(gè)聲源可以得到兩個(gè)方向信息，可以確定聲源的位置；再利用得到的方位信息實(shí)現(xiàn)自適應(yīng)的波束形成算法，借鑒子帶結(jié)構(gòu)，利用部分自適應(yīng)技術(shù)，加快算法收斂速度，降低運(yùn)算復(fù)雜度。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
- 基于FPGA的梳狀譜通信干擾信號(hào)設(shè)計(jì)與研究
- 一種電纜終端頭紅外識(shí)別算法的FPGA實(shí)現(xiàn)研究
- 基于FPGA的多通道橇載數(shù)據(jù)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)
- 基于PXIe的CMUT多通道超聲收發(fā)板卡設(shè)計(jì)與
- 基于FPGA的多路SGMII接口以太網(wǎng)設(shè)計(jì)與測(cè)試
- 基于DDPG算法的數(shù)據(jù)傳輸研究
- 基于高性能FPGA的超高速IPSec安全設(shè)備設(shè)計(jì)
- 采用SSI協(xié)議實(shí)現(xiàn)的通信控制器設(shè)計(jì)
chenyy 的最新分享
- 【TI解決方案】智能電表：采用LM5017實(shí)現(xiàn)1‰紋波輸出
- 全球企業(yè)高管對(duì)于IoT新機(jī)遇的深入觀察:一場(chǎng)正在加速的寧?kù)o變革
- 全新SDNet軟件定義規(guī)范環(huán)境——實(shí)現(xiàn)業(yè)界首款“軟”定義網(wǎng)絡(luò)解決方案
- MicroBlaze AXI 控制LED參考例程
- MicroBlaze AXI 控制LED實(shí)驗(yàn)指導(dǎo)
- NANO2-百兆網(wǎng)口實(shí)現(xiàn)UDP報(bào)文驗(yàn)證實(shí)驗(yàn)指導(dǎo)
- NANO2百兆網(wǎng)口實(shí)現(xiàn)UDP包收發(fā)回環(huán)實(shí)驗(yàn)指導(dǎo)
- 小功率便攜式音頻產(chǎn)品(含Charger 和DC-DC)的輻射發(fā)射超標(biāo)對(duì)策
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2