| 一種乘同余偽隨機序列快速實現(xiàn)的FPGA設(shè)計 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aet | |
| 文檔大小：221 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：針對一類乘同余運算，提出了一種快速算法。采用1個32位乘法、2個32位加法、少量移位操作和1個最高位分離操作方法，避免了連續(xù)減法和除法運算。采用硬件語言設(shè)計了快速算法。在此算法的基礎(chǔ)上，設(shè)計了基于FPGA的偽隨機序列發(fā)生器。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2