| Libero IDE v8.4環(huán)境下的FPGA數(shù)字系統(tǒng)設(shè)計 | |
| 所屬分類：解決方案 | |
| 上傳者：aet | |
| 文檔大小：3816 K | |
| 標(biāo)簽： FPGA EDA軟件 VHDL | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：詳細(xì)介紹了在Actel公司Libero集成開發(fā)環(huán)境下，利用各種集成的工具和EDA軟件進(jìn)行FPGA設(shè)計的過程和方法。通過具體實例，介紹了通過混合使用VHDL硬件編程語言、SmartDesign、IP核等多種設(shè)計手段實現(xiàn)一個雙端口RAM的方法，并給出相應(yīng)的仿真效果。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
aet 的最新分享
- GBT15834-2011 標(biāo)點(diǎn)符號用法
- GB 15835—2011 出版物上數(shù)字用法
- 學(xué)術(shù)出版規(guī)范 表格（CYT170—2019）
- 學(xué)術(shù)出版規(guī)范插圖（CYT171—2019）
- 學(xué)術(shù)出版規(guī)范 期刊學(xué)術(shù)不端行為界定（CYT174-2019）
- GB7714-2015 信息與文獻(xiàn) 參考文獻(xiàn)著錄規(guī)則
- 破解數(shù)據(jù)要素流動與隱私保護(hù)相沖突的局-方濱興
- 工業(yè)互聯(lián)網(wǎng)網(wǎng)絡(luò)安全實驗室建設(shè)思路與實踐
Copyright ? 2005-2024 華北計算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2