| 基于FPGA的高速模數轉換器評估系統 | |
| 所屬分類：技術論文 | |
| 上傳者：wwei | |
| 文檔大小：4743 K | |
| 標簽： FPGA 模數轉換器 上位機 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：設計并驗證了一種基于現場可編程邏輯陣列（FPGA）的高速模數轉換器（ADC）評估系統。基于FPGA設計了底層邏輯，根據不同的測試指標控制ADC的信號采集和數據轉換，將模擬輸入信號轉換為數據存儲到FPGA的分布式存儲器（Block RAM）中，通過用戶數據報協議（UDP）將數據傳輸到電腦端的基于MATLAB開發的上位機，由電腦中央處理器（CPU）負責處理計算數據并輸出測試結果到用戶界面上。以一款16位、采樣率100 MS/s的ADC為例，以該評估系統對ADC的各項參數指標進行測試和分析。實驗結果表明，該系統可以實現高速、高精度ADC的測試和評估。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2