| 基于CPS的微系統(tǒng)模塊DDR3信號(hào)PISI分析 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者： | |
| 文檔大?。?span>7589 K | |
| 標(biāo)簽： 微模組 CPS PDN | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：對(duì)微系統(tǒng)分部件的TSV、管殼和微模組，分別從信號(hào)完整性分析過(guò)程中建模的參數(shù)設(shè)置、DDR3電源分配系統(tǒng)（Power Delivery Network，PDN）的直流壓降分析和交流阻抗分析、信號(hào)分析、判據(jù)等方面進(jìn)行了闡述，并結(jié)合芯片電源模型 （Chip Power Model， CPM）和PCB板進(jìn)行基于芯片封裝系統(tǒng)（Chip Package System， CPS）的協(xié)同設(shè)計(jì)。提出微系統(tǒng)中分部件參數(shù)設(shè)置的方法，電源完整性（Power Integrity，PI）直流仿真和交流阻抗低阻抗設(shè)計(jì)方法，完整鏈路級(jí)聯(lián)分析DDR3信號(hào)完整性（Signal Integrity，SI）的方法。從DDR3時(shí)域分析圖和時(shí)序腳本得出該分析方法效果顯著，可指導(dǎo)微系統(tǒng)PISI分析及版圖優(yōu)化。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2