| 一種基于MCU芯片的FPGA原型驗證平臺設計 | |
| 所屬分類：技術論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：567 K | |
| 標簽： MCU芯片 FPGA原型 驗證平臺 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：為了縮短MCU芯片開發(fā)周期，提出了一種基于MCU芯片FPGA原型驗證平臺設計。該設計是將傳統(tǒng)FPGA原型驗證過程中使用FPGA的RAM原型替換程序存儲單元，改為使用FPGA雙端口RAM替換。其中一個端口控制按照傳統(tǒng)的接入方法,另一端口控制信號接到專門的控制邏輯上，獨立控制，而且不影響原MCU芯片功能。該方法不僅節(jié)省多次FPGA綜合實現的時間,而且可以靈活實時監(jiān)測RAM，方便查錯。同時該方法具有通用性，可移植到類似的SoC系統(tǒng)架構FPGA原型驗證系統(tǒng)中去。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權所有 京ICP備10017138號-2