| 中央處理器安全測(cè)試與自修復(fù)技術(shù)研究 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：635 K | |
| 標(biāo)簽： 中央處理器 故障注入 安全測(cè)試 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：中央處理器在工業(yè)控制領(lǐng)域起到重要作用，其正常工作是工業(yè)控制中的重要穩(wěn)定運(yùn)行保障。主要研究中央處理器的安全測(cè)試與自修復(fù)相關(guān)技術(shù)。從故障注入到故障測(cè)試再到自修復(fù)，對(duì)相關(guān)安全技術(shù)作了比較介紹與分類總結(jié)，包括硬軟件的故障注入技術(shù)、掃描鏈、內(nèi)建自測(cè)試、TSV等故障測(cè)試方法，以及以替代修復(fù)和容錯(cuò)自修復(fù)技術(shù)。最后提出中央處理器安全協(xié)同模型，對(duì)各個(gè)技術(shù)的基本原理和創(chuàng)新點(diǎn)做出歸納總結(jié)，為未來(lái)中央處理器的故障處理技術(shù)發(fā)展提供安全設(shè)計(jì)全參考，在保證安全和性能的同時(shí)降低成本和能耗，助力工控設(shè)備安全穩(wěn)定運(yùn)行。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
aetmagazine 的最新分享
- 國(guó)產(chǎn)高性能PLC綜合測(cè)試平臺(tái)設(shè)計(jì)
- 批產(chǎn)衛(wèi)星自動(dòng)化測(cè)試系統(tǒng)研究與實(shí)現(xiàn)
- 基于VMD-LSTM的非侵入式負(fù)荷識(shí)別方法
- 基于平均電流模式的同步Buck數(shù)字電源設(shè)計(jì)研究
- 基于以太網(wǎng)的FPGA遠(yuǎn)程調(diào)試系統(tǒng)設(shè)計(jì)
- 毫米波CQFN外殼地孔設(shè)計(jì)與優(yōu)化
- K波段緊湊型收發(fā)前端組件的設(shè)計(jì)
- 射頻模塊中晶振對(duì)電磁兼容影響研究
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2