| 基于CPU-FPGA異構(gòu)系統(tǒng)的排序算法加速 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：757 K | |
| 標(biāo)簽： FPGA 排序算法 異構(gòu)系統(tǒng) | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：傳統(tǒng)的排序方法主要以軟件串行的方式實現(xiàn)，包括冒泡排序、選擇排序等。這些算法往往采用順序比較，運算的時間復(fù)雜度較高。近年來已經(jīng)提出了一些并行度較高的排序算法，但是由于CPU的硬件特點，不能很好地利用這些算法的并行性。而FPGA具有良好的靈活性、并行性和集成性等特點，因此在FPGA上可以更好地發(fā)揮這些并行算法的優(yōu)勢，從而大大提高數(shù)據(jù)排序的實時性。基于此設(shè)計了一個CPU-FPGA異構(gòu)系統(tǒng)，將一些排序算法移植到FPGA上，并進行功能驗證和理論性能評估。結(jié)果顯示，該系統(tǒng)對于并行性高的排序算法具有良好的加速效果，但邏輯資源消耗巨大，適用于實時性要求高的算法加速場景。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
- 基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)
- 基于FPGA的多源數(shù)據(jù)融合目標(biāo)檢測的研究與實現(xiàn)
- 基于CPU-FPGA協(xié)同架構(gòu)的VoIP數(shù)據(jù)加密系統(tǒng)設(shè)計與實現(xiàn)
- 基于FPGA的ZUC算法快速實現(xiàn)研究
- 基于FPGA的梳狀譜通信干擾信號設(shè)計與研究
- 一種電纜終端頭紅外識別算法的FPGA實現(xiàn)研究
- 基于FPGA的多通道橇載數(shù)據(jù)采集存儲系統(tǒng)設(shè)計
- 基于PXIe的CMUT多通道超聲收發(fā)板卡設(shè)計與實現(xiàn)
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2