| 基于信號與電源完整性的有效分析優(yōu)化2.5D-3D的設(shè)計 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aetmagazine | |
| 文檔大?。?span>731 K | |
| 標簽： 2.5D/3D設(shè)計 信號完整性 電源完整性 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：HBM(高帶寬內(nèi)存)存儲系統(tǒng)與傳統(tǒng)的DRAM接口相比，具有高速率和低功耗特性。在2.5D/3D的設(shè)計中，隨著HBM速率的提高，對信號與電源完整性的設(shè)計的考量越來越重要，如何通過有效的仿真指導產(chǎn)品的設(shè)計是一個挑戰(zhàn)。首先從信號完整性的角度討論了設(shè)計的考量點，其次從電源完整性的角度討論電源噪聲在高速傳輸信號中的影響，并提出了如何仿真與預測大量同步開關(guān)噪聲等電源噪聲對眼圖的影響，最后基于芯片的測試結(jié)果對比仿真，給出結(jié)論。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
2.5D/3D設(shè)計 相關(guān)資源
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2