| 基于FPGA的LVDS無時(shí)鐘數(shù)據(jù)傳輸方案設(shè)計(jì)與實(shí)現(xiàn) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：643 K | |
| 標(biāo)簽： FPGA 無時(shí)鐘傳輸 LVDS | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：針對(duì)離線式彈載數(shù)據(jù)采集存儲(chǔ)設(shè)備小型化需求，設(shè)計(jì)了一種基于FPGA的LVDS(Low-Voltage Differential Signaling)無時(shí)鐘高速數(shù)據(jù)傳輸系統(tǒng)。在不外掛接口芯片的情況下，用板載時(shí)鐘代替差分時(shí)鐘，僅使用一對(duì)差分管腳即可完成一路LVDS無時(shí)鐘數(shù)據(jù)傳輸，系統(tǒng)中數(shù)據(jù)接口較多時(shí)可以很大程度上減少板卡體積。通過提高FPGA內(nèi)部SERDES(Serializer-Deserializer)反串行化比例以及數(shù)據(jù)進(jìn)行8B/10B編碼解決鑒相器失效的問題，并以此為板載時(shí)鐘提供準(zhǔn)確的相位信息來對(duì)齊串行數(shù)據(jù)和模擬時(shí)鐘，最后按照模擬時(shí)鐘將串行LVDS數(shù)據(jù)反序列化，從而達(dá)到板載時(shí)鐘代替LVDS隨路時(shí)鐘的目的，以此實(shí)現(xiàn)基于FPGA無隨路時(shí)鐘的LVDS高速傳輸。試驗(yàn)表明，該系統(tǒng)能夠可靠、有效工作，具備一定工程實(shí)用價(jià)值。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
- 基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)
- 基于FPGA的多源數(shù)據(jù)融合目標(biāo)檢測(cè)的研究與實(shí)現(xiàn)
- 基于CPU-FPGA協(xié)同架構(gòu)的VoIP數(shù)據(jù)加密系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
- 基于FPGA的ZUC算法快速實(shí)現(xiàn)研究
- 基于FPGA的梳狀譜通信干擾信號(hào)設(shè)計(jì)與研究
- 一種電纜終端頭紅外識(shí)別算法的FPGA實(shí)現(xiàn)研究
- 基于FPGA的多通道橇載數(shù)據(jù)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)
- 基于PXIe的CMUT多通道超聲收發(fā)板卡設(shè)計(jì)與實(shí)現(xiàn)
aetmagazine 的最新分享
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2