| 三級流水線RISC-V處理器設計與驗證 | |
| 所屬分類：技術論文 | |
| 上傳者：aetmagazine | |
| 文檔大?。?span>560 K | |
| 標簽： RISC-V指令集 流水線 處理器 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：RISC-V作為一種開源精簡指令集架構，自發布以來便得到了大量關注。設計了一種三級流水線的RISC-V處理器。其中，采用靜態預測BTFN技術處理流水線執行中的分支情況，采用前向旁路傳播技術解決數據冒險問題，同時，采用資源共享的辦法，復用寄存器堆、加法器、選擇器等模塊，使設計面積得到一定的優化。在VCS和Verdi等EDA工具中，使用RV32I整數運算指令集對處理器進行了仿真測試，結果表明，所設計的處理器功能正確，達到預定目標。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
RISC-V指令集 相關資源
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2