| wavelet算法的OpenCL源碼——來(lái)自電子科技大學(xué)低功耗集成電路與系統(tǒng)研究所 | |
| 所屬分類(lèi)：源代碼 | |
| 上傳者：yangh | |
| 標(biāo)簽： FPGA 異構(gòu)計(jì)算 OpenCL | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：小波變換是將圖像信號(hào)分解為由原始小波位移和縮放之后的一組小波。。本設(shè)計(jì)采用高層綜合工具在FPGA上實(shí)現(xiàn)定制電路，使用Altera SDK for OpenCL工具對(duì)OpenCL代碼進(jìn)行編譯生成的RTL，最終在友晶科技的DE5-net開(kāi)發(fā)板上測(cè)試。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
- 基于FPGA的多通道橇載數(shù)據(jù)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)
- 基于PXIe的CMUT多通道超聲收發(fā)板卡設(shè)計(jì)與實(shí)現(xiàn)
- 基于FPGA的多路SGMII接口以太網(wǎng)設(shè)計(jì)與測(cè)試
- 基于DDPG算法的數(shù)據(jù)傳輸研究
- 基于高性能FPGA的超高速I(mǎi)PSec安全設(shè)備設(shè)計(jì)與實(shí)現(xiàn)
- 采用SSI協(xié)議實(shí)現(xiàn)的通信控制器設(shè)計(jì)
- 基于SiP技術(shù)多核處理器微系統(tǒng)設(shè)計(jì)
- 基于FPGA的電磁繼電器在線測(cè)試系統(tǒng)設(shè)計(jì)
yangh 的最新分享
- 中國(guó)機(jī)器人產(chǎn)業(yè)發(fā)展報(bào)告|2019
- 賽靈思AI引擎及其應(yīng)用
- 使用賽靈思 Alveo 加速器卡 加速 DNN
- Versal首款自適應(yīng)加速平臺(tái)ACAP
- CNN算法的OpenCL源碼——來(lái)自電子科技大學(xué)低功耗集成電路與系統(tǒng)研究所
- HOG算法的OpenCL源碼---來(lái)自電子科技大學(xué)低功耗集成電路與系統(tǒng)研究所
- KNN算法的OpenCL源碼——來(lái)自電子科技大學(xué)低功耗集成電路與系統(tǒng)研究所
- wavelet算法的OpenCL源碼——來(lái)自電子科技大學(xué)低功耗集成電路與系統(tǒng)研究所
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2